Guten Tag, ich arbeite für das Studium an einem VHDL-Projekt. Der Code ist nun soweit fertig, simuliert und geschrieben habe ich ihn in ModelSim. Wie kann ich diesen nun synthetisieren? Welches Programm ist dazu zu empfehlen? In ModelSim direkt geht es nicht, oder? MfG
Modelsim ist nur der (ein) Simulator. Für die Synthese must Du Dir mal überlegen, wohin es mit dem Code geht: - FPGA: Dein Provider hat die Synthese-Toolchain (Altera, Xilinx, Lattice) - ASIC: Dein Arbeitgeber hat die Toolchain vermutlich schon definiert(Synopsys, Cadence, Mentor...)
.> Der Code ist nun soweit fertig 80% der Arbeit brauchen 20% der Zeit. Die restlichen 20% des Designs werden die verbleibenden 80% der Zeit brauchen... Was ist deine Zielplattform? CPLD, FPGA?
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.