Altera SoC: Was ist "Peripheral FPGA Clocks"?

[Hanel (Gast)]

Hallo zusammen,
wie der Betreff schon sagt ist mir nicht klar, was "Peripheral FPGA 
Clocks" in Altera SoC bedeutet.

Hintergrund: habe vor, den I2C Controller des HPS-Systems zu nutzen und 
die 2 Pins SCL und SDA des I2C in den FPGA zu routen. Der I2C Slave ist 
mit dem FPGA verbunden.

Dazu habe ich in der Einstellung "I2C Pin Multiplexing" auf "FPGA" 
umgestellt. Daraus zur Folge kann man in "Peripheral FPGA Clocks" I2C0 
i2c0_clk clock frequency einstellen. (s.h. Anhang)

Qsys erzeugt außerdem folgende 4 Pins: (s.h. Anhang)
hps_0_i2c0_out_data ?? (Welche Aufgabe hat dieser Pin?)
hps_0_i2c0_sda
hps_0_i2c0_clk_clk ?? (Welche Aufgabe hat dieser Pin?)
hps_0_i2c0_scl_in_clk

Vielen Dank im Voraus für Eure Unterstützung,
Hanel

[Rosa-Kleidchen (Gast)]

>wie der Betreff schon sagt ist mir nicht klar, was "Peripheral FPGA
>Clocks" in Altera SoC bedeutet.
Ich weiß jetzt nicht, was die anderen Pins im Detail bedeuten, aber jede 
Entity sollte einen clock- und einen reset-input haben, so auch dein 
i2c.
Rosa