Eagle - Platine/Layout exportieren bei VCS commit

[Moritz A. (moritz_a)]

Moin,

bekanntes Problem: Man möchte sein Projekt veröffentlichen, oder auch 
nur für interne Doku-Zwecke ein Bild von Platine und Schaltplan haben, 
aber jedes mal alle Layer passend setzen und exportieren ist dann doch 
zu aufwendig.

Aus diesem Grund habe ich mir ein ulp gebastelt, welches in einen 
git-commot-hook gegossen genau diese Aufgabe erfüllt. Heraus kommen zwei 
Bilder von Platinen-Top und -Bottom sowie der Schaltplan, die auch 
automatisch mit im GIT-Commit landen.

Github liefert im Webinterface auch ein paar schöne Möglichkeiten zum 
Bilder-Vergleich, so dass sich die Änderungen auf einen Blick auf 
grafisch erfassen lassen. Ein Beispiel von Ausgabe sowie den 
Vergleichsmöglichkeiten findet sich hier: 
https://github.com/maugsburger/avr-component-tester/commit/86b48d636af5d0e500f7643064b9e6e367ad6e43#diff-1463d044554976c843dbfd19089871b7

Die eigentlichen Skripte sind erhältlich unter 
https://github.com/maugsburger/evie

Eventuelle Probleme bitte auch direkt bei github tracken, da habe ich 
sie alle beisammen: https://github.com/maugsburger/evie/issues

Viel Spaß damit!
Moritz