Hi Leute!
Ich hoffe, ich kann euch mal mit ein paar Fragen bezüglich der Anbindung
an einen ADC nerven. Es geht mir darum, es generell zu verstehen, damit
ich nicht immer im dunkeln tappe...ich gebe mir Mühe, das ganze optisch
gut leserlich zu formatieren.
Zum ADC wird folgendes angenommen:
Messen tue ich eine Messbrücke, welche aus 4 5k-Widerständen besteht,
ebenfalls gespeist von den 3V der Referenz.
1 | Ref=3V
|
2 | ___|___
|
3 | | |
|
4 | R=5k R=5k
|
5 | | |
|
6 | | +-- OUT+
|
7 | +---------- OUT-
|
8 | | |
|
9 | R=5k R=5k
|
10 | |_______|
|
11 | |
|
12 | GND=0V
|
Worum es mir geht ist die Frage nach einer Eingangskapazität vor dem
ADC-Eingang - diese kann ja hilfreich, aber auch behindernd sein. Ich
komme nicht so ganz damit zurecht, wie diese gewählt werden muss, daher
möchte ich mal hier meine Überlegungen preisgeben und mich gerne
korrigieren lassen.
Gehe ich richtig der Annahme, dass die Samplezeit einfach der Kehrwert
der Samplingfrequenz ist?
Wichtig ist ja, dass die Spannung während des samplens nicht auf mehr
als ein halbes LSB absinkt, also gilt
Ich würde im ersten Schritt jetzt erstmal die Messbrücke direkt an Ain+
und Ain- des ADCs anschließen. Gehe ich richtig der Annahme, dass ich
jetzt jeweils einen Brückenwiderstand als Ausgangsimpedanz heranziehen
kann? Also 5k?
Zusammen mit der Sample-Kapazität des ADCs folgt
Bei einem 20Bit-Wandler darf die Abweichung für ein halbes LSB ja
maximal folgenden Wert betragen
Mit der Zeitkonstante kann ich ja nun auch ausrechnen, auf wieviel
Prozent der Kondensator während der Samplezeit aufgeladen wird
Kann ich mit diesem Ergebnis schonmal sagen, dass der Ausgangswiderstand
der Messbrücke bei dieser Sampling-Frequenz kein Problem darstell?
Ich stoppe erstmal an dieser Stelle und hoffe, dass das jemand
bestätigen kann, oder, falss nicht korrekt, mich korrigieren kann.