ich hab mir einen Z180 Chip besorgt (genauer gesagt einen Z8S180, im DIP Format). Nun wollte ich als ersten Test etwas ausprobieren, was ich in einem Buch über den Z80 gelesen hatte: bei minimaler Beschaltung die Daten-Pins alle auf GND legen, so dass der Prozessor NOP Befehle "sieht". Dann sollte man eigentlich auf den Adressleitungen mit dem Oszi Signale sehen, die nach aufsteigenden Adresspins immer langsamer werden. Hab die Schaltung entsprechend Skizze auf Breadboard aufgebaut. Was ich mit dem Oszi sehe ist der Takt am XTAL Pin und 1/2 Taktfrequenz am PHI Pin, insofern scheint der Z180 zu "leben". Allerdings bekomme ich an den Adresspins anstelle der erwarteten abgestuften Frequenzen mehr oder weniger ireguläre Signale, mit ca. 1/18 des Systemtakts auf allen dieser Pins. Bin gerade ratlos - hat eventuell jemand einen Tip für mich?
Angehängte Dateien:
-
Z180_test1_rev1.jpg
110 KB
Der Refresh sollte aber relativ selten auftauchen. Der Z180 hat DMA-Units, da könnte es sein, dass die CPU die Adressen wirklich nur im Zugriffsfall auf den Bus legt. Schau mal, ob man mit einer Qualifizierung über MREG oder RD da evtl. was sinnvolleres erkennen kann.
DMA ergibt ab Reset recht wenig Sinn. Aber das Original, der HD64180, löst ab Reset alle 10 Takte einen Refresh-Zyklus aus 3 Takten aus.
Hi >Der Refresh sollte aber relativ selten auftauchen. Beim Z80 taucht der in jedem M1-Zyklus auf. Datenblatt Z181: After RESET, based on the initialized value of RCR, refresh cycles occur with an interval of 10 clock cycles and be 3 clock cycles in duration. >Allerdings bekomme ich an den Adresspins anstelle der erwarteten >abgestuften Frequenzen mehr oder weniger ireguläre Signale, mit ca. 1/18 >des Systemtakts auf allen dieser Pins. Vielleicht mal mit M1 triggern. MfG Spess
Vielen Dank für die Hinweise! Ich glaub, das mit dem Refresh macht Sinn. Die Adresssignale sehen auf den ersten Blick ziemlich wirr aus, wenn ich aber auf dem Zweikanal-Oszi von einer Adressleitung und dem Read-Request /RD einen Schnappschuss mache lässt sich erahnen, dass zum Zeitpunkt des Speicherlesens doch die Signalform existiert die eigentlich zu erwarten wäre. Bin allerdings mit der Nutzung des Oszi noch absoluter Neuling.
ich häng mal noch eine Frage an, die eigentlich mit dazugehört: möchte dieses Z180 System jetzt weiter aufbauen, mit einer Taktfrequenz in der Nähe der 20 MHz für die der Z180 spezifiziert ist. Nun hab ich für die Zusatzlogik die Qual der Wahl welche Art von Logikgattern ich wähle, bei Reichelt gibts da 74AC, 74ACT, 74HC, 74HCT, vielleicht hab ich sogar noch andere Arten übersehen. Gibts da irgendwas zu beachten was man nimmt, bzw. welche sind schnell genug?
Da heisst es dann, in die Datasheets reinschauen und rechnen. Wieviel Zeit hast du insgesamt? Wieviel davon braucht der Speicher? Der Rest bleibt für die Logik. Im "xxT" oder nicht sagt dir auch das Datasheet der beteiligten Bauteile. Nämlich ob CMOS- oder TTL-Pegel angesagt sind. Mit ACs wäre ich etwas vorsichtig, wenn du kein Freund von Multilayern bist. Die Power-Transienten dieser Dinger sind unhöflich.
Ich weiss nicht, ob Reichelt die 74F noch hat, aber die sind fast so schnell wie AC(T), aber deutlich pflegeleichter. Halt nicht CMOS...
> Nun hab ich für die Zusatzlogik die Qual der Wahl Ich würde ja sowas in ein GAL verfrachten. Wenn es davon zu viele werden dann ein CPLD. Die Produktspektren bei schneller Logik sind oftmals nur noch recht dünn und das ganze würde eher ein berüchtigtes TTL-Grab... Viel Erfolg
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.