Hallo zusammen, ich möchte mich auf diesem Weg bei euch nach einer (vielleicht kreativen) Idee für ein Speicher-(Auslese-)Testpattern erkundigen. Ich möchte an einen FPGA Flash-Speicher (synchron pNOR) anbinden und nur auslesen. Um zu testen, ob sowohl die Hard- als auch Software dieser Anbindung erfolgreich war, möchte ich den Flash-Speicher vorher (über andere Wege und nicht über den FPGA) mit einem dedizierten Testpattern beschreiben. So möchte ich testen, ob ich den Flash-Speicher auf korrekte Weise und vollständig mittels FPGA auslesen kann. Habt ihr eine Idee für ein elegantes Testpattern, mit dem ich meine Flash-Speicher im Vorfeld beschreiben kann? (Das Auslesen der Flash-Speicher soll dann parallel im 16-bit-Burst-Mode ablaufen) Vielen Dank für eure Hilfe und Ideen!
Für RAM kenne ich dieses hier: http://www.barrgroup.com/Embedded-Systems/How-To/Memory-Test-Suite-C Müsstest es halt nach R/W Zugriffen aufdröseln.
@ engineer_on_tour (Gast) >Ich möchte an einen FPGA Flash-Speicher (synchron pNOR) anbinden und nur >auslesen. Um zu testen, ob sowohl die Hard- als auch Software dieser >Anbindung erfolgreich war, möchte ich den Flash-Speicher vorher (über >andere Wege und nicht über den FPGA) mit einem dedizierten Testpattern >beschreiben. Warum nicht über das FPGA? Willst du ein Finepitch-Gehäuse in einen Sockel einspannen um ihn zu programmieren? Pack lieber die Programmierung mit in den FPGA, so schwierig ist das nicht. >Habt ihr eine Idee für ein elegantes Testpattern, mit dem ich meine >Flash-Speicher im Vorfeld beschreiben kann? 0x55AA ist beliebt, Fortlaufende Zahlen etc.
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.