NIOS-System mit PLL und diversen Speichern

[Schmidtmann (Gast)]

Moin moin.

Ich bin mehr oder weniger anfänger bei FPGA, VHDL und arbeite mit 
SoPC-Builder. Mein System besteht aus NIOS II/e, SDRAM, 2x on-chip-ram, 
sys-id und einer custom componente. Ich hatte mein System so weit, dass 
es zumindest schon funktioniert hat, nun wollte ich das ein wenig 
schneller machen und habe eine PLL eingebunden.

Die PLL bekommt als Eingangssignal CLOCK_50 und hat 3 Ausgänge, c0 - 100 
MHZ fürs System, c1 - 100 MHZ um 54° verschoben fürs SDRAM und locked - 
habe ich reset_n weitergeleitet....

Nun. "Hello World" (aus den Templates) funktioniert, solange alle Daten 
(.bss, .data, rwdata....) auf dem SDRAM lasse, sobald ich im BSP-Editor 
den Zielspeicher ändere, bekomme ich

Using cable "USB-Blaster [USB-0]", device 1, instance 0x00
Processor is already paused
Reading System ID at address 0x00421058: verified
Initializing CPU cache (if present)
OK

Downloading 00500000 ( 0%)
Downloading 005E6F70 (76%)
Downloaded 28KB in 0.5s (56.0KB/s)

Verifying 00500000 ( 0%)
Verify failed between address 0x500000 and 0x5E6F70
Leaving target processor paused


Nach neu generieren, kompilieren des Systems, kommt zwar kein Fehler 
aber ich bekomme auch keine Ausgabe, einfach gar nichts, nur das leere 
Konsolenfenster, die ganze Zeit...

Mache ich irgendwas falsch mit dem Reset? Muss ich bei höheren 
Frequenzen auch die on-chip-ram clock verschieben? Irgedwie weiß ich da 
echt nicht weiter.

Kann echt Hilfe gebrauchen, sitze da schon länger dran.
Danke schon mal im Voraus.

[Kest (Gast)]

Was hilft ist ein SOPC/QSYS Screenshot, damit wir wissen, wie das alles 
verbunden ist. Die gleichen Fragen tauchen hier immer wieder auf, die 
Fehlerbilder sind immer wieder die gleichen, die Lösungsvorschläge auch.
Dass alles aus dem SDRAM läuft ist schon mal ganz gut, der nächste 
Schritt wäre einfach alles aus dem ONCHIP-Speicher laufen zu lassen.
Die SysID braucht man eigentlich nicht, bei Optionen muss man halt auf 
"SysID ignore" oder sowas klicken. Wichtig ist nicht zu verzweifeln! :-)
Das wird schon!

Kest

[No Y. (noy)]

So Fehler kommen bei Quartus bzw dem Eclipse ständig...

Habe schon Stunden damit verbracht alles durchzuprobieren und am Ende 
lief es auf einmal... Allerdings mit genau dem selben Setup wie am 
Anfang...

Leg mal ein neues Projekt mit neuer BSP usw. an und kopier deinen C-Code 
neu rein. Bei mir hat es öfters geholfen...

Ich hoffe das sich bei Quartus 13.1 was jetzt raus gekommen ist was 
geändert hat...


Achso und nomma neu in Qsys die Assign Memory Adresses oder wie auch 
immer das genau hieß.. Und dann alles nomma neu bauen lassen...

[Schmidtmann (Gast)]

Moin moin!

Oh, Man..... Könnte zwar sein, dass ich mich zu früh freue, aber ich 
glaube ich hab's.

Bei der Kompilierung in Quartus (ich nutze 12.1sp2) ist die ganze die 
Warnung aufgetaucht:

Warning (113015): Width of data items in "onchip_memory2_0.hex" is 
greater than the memory width. Wrapping data items to subsequent 
addresses. Found 6400 warnings, reporting 10

Die meldung habe ich erfolgleich überlesen, was bei > 500 Warnungen auch 
nicht wirklich ein Wunder ist, Quartus meckert viel zu viel an meiner 
Meinung nach..

Anscheinend ist das ein bekannter Fehler, zu dem es sowohl bei QSYS als 
auch bei SoPC kommen kann. Die on-chip-speicher .hex Datei wird 
fehlerhaft erstellt. An dieser Stelle möchte ich an 
http://www.alteraforum.com/forum/showthread.php?t=6286 verweisen, Post 
#5 von Erics96 ist sehr detailiert und gut geschrieben.

Aus einer anderen Quelle (Link habe ich nicht mehr parrat) weiß ich, 
dass es auch helfen kann im SoPCB/QSYS die Speicher zu entfernen, die 
.hex Dateien aus dem Projektordner zu löschen, Speicher wieder 
hinzufügen, F5, Assign-Base-Address, Generate..... hat bei mir 
allerdings nichts gebracht, denke SoPC mag mich nicht mehr.

Mit der ersten Lösung ging's dann, kann mittlerweile auch vom 
on-chip-ram starten. Hoffe, es läuft jetzt weiterhin so.

Danke an alle, schöne Grüße, Schmidtmann.