Altium Designer Design Rule Poligon abstand zu Leiter/Vias innen

[Markus (Gast)]

Hallo,
ich habe folgendes Problem:
Ich möchte auf mein Signal Layer in Altium Designer ein GND Polygon 
hinzufügen. Dieses Poligon soll allerdings einen "Abstand" bzw Rand zu 
den sich darin befindenden Leiterzügen/Vias von 1mm haben.
Jetzt versuche ich das passende Design Rule zu bauen.
Ich habe es mit dem im Anhang befindlichen versucht, allerding kommt 
beim bestätigen immer der Fehler "Some Rules have incorrect definitions. 
Would you like to correct them?" Ich weiß allerdings nicht wieso diese 
falsch sind, ich habe sie mit dem QuerryBuilder erzeugt. Ich habe auch 
schon versucht bei Objekt 2 "All" einzustellen, allerdings kommt da der 
gleiche Fehler.
Weiß jemand was da falsch ist?
Grüße...

[Guido .. (2mils)]

-> Clearance rules for polygons must use the InPolygon, InPoly or 
InNamedPolygon keyword as opposed to IsPolygon.

[Taz (Gast)]

Guido hat Recht ein Polygon wird aus Einzelteilen aufgebaut Tracks oder 
Fills. Deshalb InPolygon wenn man sich auf diese Teile beziehen möchte.
Ansonsten ist deine Rule fast richtig. Inpolygon and onlayer... to All.
Man könnte noch and Innet('GND') dran hängen.
Frage beantwortet ?