STM32 timer Synchronisierung: TIM1 als Takterzeuger für TIM2

[Hans W. (hans_wurst)]

Hallo,

ich verwende den STM32F105 von STMicroelectronics. Die IDE ist CoIDE und 
die verwendeten librarys sind die von STMicroelectronics.

Ich nutze den timer TIM1, der mir im up-count-mode ein 500kHz-Signal 
erzeugt, dieses am Pin ausgibt und auch erfolgreich gemessen werden 
kann. Bei jedem counter-Überlauf wird hier der Ausgang getoggelt.

Nun möchte ich zugleich den counter-Überlauf verwenden um bei einem 
anderen timer (TIM2) jeweils um einen Takt höher zu zählen. Ich möchte 
also zählen, wie viele Flankenwechsel es am Ausgang gegeben hat.
Im Datenblatt sind dafür unter Kapitel "Timer synchronization" 
nachfolgende Punkte beschrieben, um den Takt für TIM2 aus TIM1 
generieren zu lassen:

To do this:
● Configure Timer 1 in master mode so that it outputs a periodic trigger signal on each 
update event UEV. If you write MMS=010 in the TIM1_CR2 register, a rising edge is 
output on TRGO1 each time an update event is generated.
● To connect the TRGO1 output of Timer 1 to Timer 2, Timer 2 must be configured in 
slave mode using ITR1 as internal trigger. You select this through the TS bits in the 
TIM2_SMCR register (writing TS=000).
● Then you put the slave mode controller in external clock mode 1 (write SMS=111 in the 
TIM2_SMCR register). This causes Timer 2 to be clocked by the rising edge of the 
periodic Timer 1 trigger signal (which correspond to the timer 1 counter overflow).
● Finally both timers must be enabled by setting their respective CEN bits (TIMx_CR1 
register).

An sich klingt das recht einfach. Und wenn ich mir die Register per 
Debugger ansehe, sollten alle Werte stimmen. Aber trotzdem steht im 
counter-Register vom TIM2 immer ein anderer Wert, als tatsächlich am 
Ausgang mit dem Logikanalyser gemessen werden können. In meinem Fall 
zählt er bis 33, obwohl am Ausgang 51 Flankenwechsel zu sehen sind. Wenn 
ich die Periodendauer vom TIM1 ändere, ändert das (richtiger Weise) 
nichts an der 33. Gibt es mehr als 51 Flankenwechsel/counter-Überläufe, 
steigt auch (richtiger Weise) der Wert im TIM2.

Hat jemand eine Idee, warum hier ein paar counter-Überläufe vom TIM1 
nicht mitgezählt werden?

Das hier ist mein code um TIM1 als master zu schalten und für TIM2 als 
Taktgeber zu dienen:

{
  /* TIM DISABLE counter */
  TIM_Cmd(TIM2, DISABLE);

  /* TIM2 clock enable */
  RCC_APB1PeriphClockCmd(RCC_APB1Periph_TIM2, ENABLE);

  TIM_OC1PreloadConfig(TIM2, TIM_OCPreload_Disable);

  TIM_SelectOutputTrigger(TIM1, TIM_TRGOSource_Update);

  TIM_ETRClockMode1Config(TIM2, TIM_ExtTRGPSC_OFF, \
    TIM_ExtTRGPolarity_NonInverted, 0x00);

  TIM_SelectInputTrigger (TIM2, TIM_TS_ITR0);

  /* TIM enable counter */
  TIM_Cmd(TIM2, ENABLE);
}

[Hans W. (hans_wurst)]

Keiner hier, der die zwei Timer schon mal synchronisiert hat?

[hp-freund (Gast)]

33 hex = 51 dez ??

[Hans W. (hans_wurst)]

Verdammte Sch... wie blöd muss ich denn Wohl sein?!?!?!
Genau das scheint wohl mein Problem gewesen zu sein und ich habe es 
einfach nicht geschnallt. Total ärgerlich und peinlich zugleich.... 
hmmm...

Ich danke dir für den Tipp.