Forum: FPGA, VHDL & Co. VHDL cant compile *.vhdl files


VHDL cant compile *.vhdl files
von micro u. (Gast)

Angehängte Dateien:
Lesenswert?
• ▲
▼ 
hallo
ich lerne im moment basics für vhdl.
ich habe einen simplen full adder, welchen ich simulieren möchte durch 
model sim.

leider kriege ich immer die meldung  "An abstract literal and an 
identifier must have a separator between them."

ich habe den projektordner inkl. dem terminal screenshot in den anhang 
gehängt, ich hoffe jemand findet mein problem.

besten dank
grüsse

Beitrag melden Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Markierten Text zitieren Antwort Antwort mit Zitat
Re: VHDL cant compile *.vhdl files
von Alexander F. (alexf91)

Lesenswert?
• ▲
▼ 
Dein Entity Name beginnt mit einer Zahl, das ist nicht erlaubt.

Beitrag melden Bearbeiten Löschen Markierten Text zitieren Antwort Antwort mit Zitat
Re: VHDL cant compile *.vhdl files
von micro u. (Gast)

Lesenswert?
• ▲
▼ 
beitrag geschlossen!
problem gelöst!

vielen dank für die hilfe

Beitrag melden Bearbeiten Löschen Markierten Text zitieren Antwort Antwort mit Zitat
Thread beobachten | Seitenaufteilung abschalten
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.