erste 4-Layer-Platine - THT-Frage

[Michael S. (rbs_phoenix)]

Hallo zusammen,
ich bin mit Eagle dabei, meine erste 4lagige Platine zu machen. Dazu 
habe ich zwei relativ kurze Fragen.
Ich will die Top und Bottom Seiten für die Signale nehmen, die beiden 
Lagen in der Mitte für Vdd und für GND.

1. Wenn ich eine Stiftleiste habe, mit z.B. Vdd, GND und 1x Signal, kann 
er sich den Bezug dann aus den Mittleren Layern nehmen? Ich habe jetzt 
in Platinengröße ein Polygon für GND und eins für Vdd. Er macht 
automatisch 3 Stege vom Polygon zum Anschluss. Ist das beim Herstellen 
auch realisierbar? Ist das Potential dann mit dem durchverzinnten 
verbunden? Und ginge dass auch, wenn ich im Ausnahmefall im Vdd Layer 
ein Signal mit einem Pin verbinde? Ich schätze, dass es geht, bin mir 
aber nicht ganz sicher, da die Platine ja gestapelt wird und ich mir das 
herstellungstechnisch nicht so gut vorstellen kann.

2. Ich habe als Vorgabewert ein Pad-zu-Pad Abstand von min. 12mil -> 
0,1524mm. Von einem Bauteil (LGA-Gehäuse) sind die Pads beim recommended 
Land-Pattern aber 0,35mm breit bei 0,5mm Pitch. Dort ist also ein 
Abstand von 0,15mm und der DRC meckert natürlich rum. Mittlerweile habe 
ich die Pads auf 0,34mm geändert, da die Pads vom Gehäuse mit max 0,3mm 
Breite angegeben sind. Doch was würde passieren, wenn ich diese Änderung 
nicht gemacht hätte? Käme dann eine Email zurück, indem steht, dass die 
Platine nicht so hergestellt werden kann, oder würde es versucht werden 
und im schlimmsten Fall würde dann das Pad auf beiden Seiten etwas 
schmaler gemacht?

Vielen Dank schonmal

[Falk B. (falk)]

@ Michael Skropski (rbs_phoenix)

>1. Wenn ich eine Stiftleiste habe, mit z.B. Vdd, GND und 1x Signal, kann
>er sich den Bezug dann aus den Mittleren Layern nehmen?

Sicher.

> Ich habe jetzt
>in Platinengröße ein Polygon für GND und eins für Vdd. Er macht
>automatisch 3 Stege vom Polygon zum Anschluss. Ist das beim Herstellen
>auch realisierbar?

Ja.

> Ist das Potential dann mit dem durchverzinnten
>verbunden?

Mit der Durchkontaktierung und dann logischerweise mit dem 
lötzinngefühlten Bohrloch.

> Und ginge dass auch, wenn ich im Ausnahmefall im Vdd Layer
>ein Signal mit einem Pin verbinde?

Ja.

>2. Ich habe als Vorgabewert ein Pad-zu-Pad Abstand von min. 12mil ->
>0,1524mm.

Nö, 12mil sind ~0,3mm

>nicht gemacht hätte? Käme dann eine Email zurück, indem steht, dass die
>Platine nicht so hergestellt werden kann,

Kommt auf den Hersteller an.

>oder würde es versucht werden
>und im schlimmsten Fall würde dann das Pad auf beiden Seiten etwas
>schmaler gemacht?

Nö, es wird so hergestellt. Am Kupfer ändern die Hersteller nix.

[Michael S. (rbs_phoenix)]

>>2. Ich habe als Vorgabewert ein Pad-zu-Pad Abstand von min. 12mil ->
>>0,1524mm.
>
> Nö, 12mil sind ~0,3mm

Oh ja, ich meinte auch 6mil.


>>nicht gemacht hätte? Käme dann eine Email zurück, indem steht, dass die
>>Platine nicht so hergestellt werden kann,
>
> Kommt auf den Hersteller an.
>
>>oder würde es versucht werden
>>und im schlimmsten Fall würde dann das Pad auf beiden Seiten etwas
>>schmaler gemacht?
>
> Nö, es wird so hergestellt. Am Kupfer ändern die Hersteller nix.

Es wäre Elecrow. Ich habe bisher die Platinen mit einer Platinenfräse 
gemacht, mit einem Fräskopf mit min 0.2mm Durchmesser. Wenn da etwas 
enger als 0.2mm war, dann hatte man Pech. Er hat seine Bahn dann 0.1mm 
vom Pad weg berechnet. Wenn aber da schon das nächste Pad wäre, würde er 
davon 0.1mm abtragen.

Ok, danke. Dann weiß ich Bescheid.