Hallo da draußen, Ich habe ein Problem mit einem Bauteil in Eagle, das sich in der BurrBrown.lib befindet. Es ist ein BUF 634 Baustein im TO220 G5 Gehäuse. Sobald ich dieses Bauteil auf meine Platine platziere schlagen der DRC Check fehl. Für mich unverständlich ist, das Ränder der Vias wesentlich größer aussehen, als ich im Package definiert habe (Bohrung 0,43 und runde Kupferfläche 0,5 was ja schon viel zu klein ist!). Gibt es irgendwo in Eagle ein "Überschreiben" des kleinsten Via Randes? Beste Grüße aus Berlin, Stefan
Ja. In deiner .DRU Datei, die du beim DRC auswählen kannst.
Vielen Dank! Mir hat (wie so häufig!) bei meiner Suche der richtige Suchbegriff gefehlt!
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.