Hallo Community, hier eine Anfänger-Frage zum "kleinen" Board Zynq-7000 ZYBO ( xc7z010clg400-1) mit vivado 2014.1 als Entwicklungsumgebung Ich möchte "nur" ein einfaches Beispiel realisieren - lesen des 1GB Ethernet Datenstrom und eine einfache Paketerkennung in PL (auf dem FPGA) . (Als Übung, ohne praktischen Nutzen) Ich bin jetzt nur komplett verwirrt, was genau zu tun ist. Es gibt mehrere Beispiele bei XILINX "Zynq AP SoC Redirecting Ethernet Header to Cache via PL and ACP port Tech Tip:" http://www.wiki.xilinx.com/Zynq+AP+SoC+Redirecting+Ethernet+Header+to+Cache+via+PL+and+ACP+port+Tech+Tip Aber die sind für die Vorgänger-Entwicklungsumgebungen wie PlanAhead etc und ich kämpfe noch mit Vivado, geschweige denn, das ich das mal so übertrage. Zudem sind die Optionen der Implementierung vielfältig (FPGA, Linux C etc, TCP-Stack? ) und das verwirrt mich zusätzlich. Es gibt mehrere Dokumente von XILINX, aber wie gesagt, alles bezieht sich auf die alten SW-Versionen. Wo und wie kann ich mich zu der Standard-Lösung "Packet Filtering in FPGA" mit Vivado denn weiterbilden? Vielen Dank für eure Hilfe Holger
Hey, konkret kann ich dir leider nicht helfen, kann dich aber auf die XAPP1082 verweisen. Eigentlich ein Benchmark für 1GigEthernet über den SFP+ einmal durch PS und einmal PL auf einem ZC706 Board. Aber auf Seite 2 ist auch der Weg über die normale Ethernet Schnittstelle beschrieben. Weiter unten im Paper ist der Link zum Download zum Reference Design, vielleicht kannst du dir da was abschauen. Viel Erfolg und sorry für die Halbgare Antwort. Clemens
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.