XMEGA EBI Base Address

[afroman (Gast)]

Hallo,
ich beschäftige mich gerade mit dem EBI des XMEGA128A1. Nach gründlichem 
Studium des Datenblatts will mir aber leider noch nicht klar werden was 
es mit der Base Address auf sich hat.
Kann mich jemand aufklären?

[Matthias S. (Firma: matzetronics) (mschoeldgen)]

Unter dieser Adresse wird (als 'hugemem') der angeschlossene RAM Chip in 
den Adressraum eingeblendet (mit Hilfe der RAS und CAS Leitungen).
Auf dem XMega Xplained A1 Board z.B. ist der 8MByte SDRAM als 3-Port 
eingebunden und EBI CS so programmiert, das der Chip ab Adresse 0x800000 
in den Adressraum eingeblendet wird, mit einer Länge von ebenfalls 
0x800000:

#define CONFIG_HAVE_HUGEMEM

//! Base address of SDRAM on board
#define BOARD_EBI_SDRAM_BASE    0x800000UL

//! Size of SDRAM on board, given in bytes.
#define BOARD_EBI_SDRAM_SIZE    0x800000UL

Als Beispiel mal die EBI Init für das XPlained A1:

static void InitSDRAM(void) {
  /*
   * Configure the EBI port with 12 address lines, no address latches or
   * low pin count, and set it in SDRAM mode with 3-port EBI port.
   */
  ebi_setup_port(12, 0, 0, EBI_PORT_3PORT | EBI_PORT_SDRAM);

  /*
   * Configure the EBI chip select for an 8 MB SDRAM located at
   * \ref BOARD_EBI_SDRAM_BASE.
   */
  ebi_cs_set_mode(&cs_config, EBI_CS_MODE_SDRAM_gc);
  ebi_cs_set_address_size(&cs_config, EBI_CS_ASIZE_8MB_gc);
  ebi_cs_set_base_address(&cs_config, BOARD_EBI_SDRAM_BASE);

  /* Configure the EBI chip select to be in SDRAM mode. */
  ebi_sdram_set_mode(&cs_config, EBI_CS_SDMODE_NORMAL_gc);

  /* Setup the number of SDRAM rows and columns. */
  ebi_sdram_set_row_bits(&sdram_config, 12);
  ebi_sdram_set_col_bits(&sdram_config, 10);

  /* Further, setup the SDRAM timing. */
  ebi_sdram_set_cas_latency(&sdram_config, 3);
  ebi_sdram_set_mode_delay(&sdram_config, EBI_MRDLY_2CLK_gc);
  ebi_sdram_set_row_cycle_delay(&sdram_config, EBI_ROWCYCDLY_7CLK_gc);
  ebi_sdram_set_row_to_precharge_delay(&sdram_config, EBI_RPDLY_7CLK_gc);
  ebi_sdram_set_write_recovery_delay(&sdram_config, EBI_WRDLY_1CLK_gc);
  ebi_sdram_set_self_refresh_to_active_delay(&sdram_config,
      EBI_ESRDLY_7CLK_gc);
  ebi_sdram_set_row_to_col_delay(&sdram_config, EBI_ROWCOLDLY_7CLK_gc);
  ebi_sdram_set_refresh_period(&sdram_config, BOARD_EBI_SDRAM_REFRESH);
  ebi_sdram_set_initialization_delay(&sdram_config,
      BOARD_EBI_SDRAM_INITDLY);

  /* Write SDRAM configuration into the EBI registers. */
  ebi_sdram_write_config(&sdram_config);
  /* Write the chip select configuration into the EBI registers. */
  ebi_cs_write_config(EBI_SDRAM_CS, &cs_config);

  ebi_enable_cs(EBI_SDRAM_CS, &cs_config);
  do {
    // Wait for SDRAM to initialize.
  } while (!ebi_sdram_is_ready());

  /* Debug: Enable LED1: SDRAM is ready. */
  LED_PORT.OUTCLR = OLED1;
    _delay_ms(100);
  LED_PORT.OUTSET = OLED1;
}

[afroman (Gast)]

Das mit der Startadresse hab ich mir schon gedacht. Da das Register 
BASEADDR aber nur 12 Bit groß ist, vermute ich dass es sich hierbei nur 
um einen Multiplikator handelt. Im Datenblatt steht das die Basisadresse 
ein Vielfaches von 4096 sein muss und wenn man nun  4096 mit der größten 
Zahl die in BASEADDR stehen kann (4096) multipliziert, kommt man auf die 
16MB die max vom EBI Adressiert werden können. Leider bekomme ich das 
EBI aber immer noch nicht zum Laufen und hänge deshalb den Code an.  Es 
wird übrigens 512K SRAM verwendet.

#define SRAM_groese   0x80000
#define Basisadresse  0x80000  // ACHTUNG MUSS EIN VIELFACHES VON 4096 SEIN
#define BASEADDR_ (Basisadresse/4096)

void EBI_SRAM_init (void) {
  
  PORTH_OUTSET = (1<<RAM_CE)|(1<<RAM_WE)|(1<<RAM_OE); // setze alle low aktiven signale auf 1 (Datenblatt Seite 269)
  
  EBI_CTRL = 0b01001001;      // AL1&2 und 3port 8bit datenbus
  EBI_CS0_CTRLA = 0b00101101; // 512Kb  CS=Sram
  EBI_CS0_CTRLB = 0b00000111; // /7CLK
  EBI_CS0_BASEADDR = BASEADDR_;
  
  
  __far_mem_write(Basisadresse,1);

  if(__far_mem_read(Basisadresse) == 1) FT232_sende_String("\nEBI OK\n");else FT232_sende_String("\nEBI FEHLER\n");
  
    
}

[Dirk K. (dekoepi)]

Hm, ob die Adressen so stimmen?

Habe auch einen Xmega128A3U zum Spielen und ausprobieren da und daher 
unter anderem auf einen alten, interessanten Thread gestoßen: 
Beitrag "Re: XMEGA/ AVR-EXPLAIN code examples und Diskussion"

[afroman (Gast)]

Vielen Dank für den Link!
Nur leider wird bei den meisten Beispielen SDRAM benutzt. Ich hab jetzt 
mal versucht ob der RAM Hardwaremäßig funktioniert (Code im Anhang) und 
das tut er . Außerdem habe ich bemerkt das die Adress Latch´s  nicht 
aktualisiert werden wenn es übers EBI läuft.

void uint8_t EBI_SRAM_Read (uint32_t Adresse) {
  PORTK_OUT = ((uint32_t)Adresse >> 16);
  PORTH_OUTSET = (1<<RAM_REG_1);
  PORTH_OUTCLR = (1<<RAM_REG_1);
  PORTK_OUT = ((uint32_t)Adresse >> 8);
  PORTH_OUTSET = (1<<RAM_REG_0);
  PORTH_OUTCLR = (1<<RAM_REG_0);
  PORTK_OUT = (uint32_t)Adresse;
  
  PORTJ_DIR = 0x00;
  PORTH_OUTCLR = (1<<RAM_OE);
  return (PORTJ_IN);
  };
  
void EBI_SRAM_write (uint32_t Adresse,uint8_t byte) {
  PORTK_OUT = ((uint32_t)Adresse >> 16);
  PORTH_OUTSET = (1<<RAM_REG_1);
  PORTH_OUTCLR = (1<<RAM_REG_1);
  PORTK_OUT = ((uint32_t)Adresse >> 8);
  PORTH_OUTSET = (1<<RAM_REG_0);
  PORTH_OUTCLR = (1<<RAM_REG_0);
  PORTK_OUT = (uint32_t)Adresse;
  
  PORTH_OUTSET = (1<<RAM_OE);
  PORTJ_DIR = 0xFF;
  PORTJ_OUT = byte;
  PORTH_OUTCLR = (1<<RAM_WE);
  PORTH_OUTSET = (1<<RAM_WE);
}