Forum: Analoge Elektronik und Schaltungstechnik PLL 4046 mit HEF4059


von Saud C. (mrjebiga)


Angehängte Dateien:

Lesenswert?

Hallo Leute,

ich habe mal eine kleine Schaltung, die nicht funktioniert.
Folgendes:

Ich möchte eine PLL 4046, einen HEF4059 und einen 161 benutzen. Was ich 
jetzt mache ist folgendes:
Die PLL hat eine Referenzfrequenz von 5 kHz und ich möchte mit dem HEF 
eine Frequenz von 1,84 MHz einstellen.
SIG_In = 5 kHz
VCO => HEF4059 CP-Pin
dann habe ich dahinter noch einen 161 geschaltet, damit ich einen 
Duty-Cycle von 50 % bekomme, weil ich es auch noch mit dem PC1 austesten 
wollte. Der PC2 benötigt ja keinen 50 % Duty-Cycle, da er ja 
flankengesteuert ist. Der Ausgang vom HEF4059 (oder 161, spielt ja keine 
Rolle) geht dann an PC2. Die Bauteile R1, R2 und C für die Einstellung 
des VCO-Frequenzbereichs sind schon richtig eingestellt. Ich habe mich 
an dem Application Note vom 4046 gehalten.
Nun habe ich folgendes Problem:
Wenn ich die PLL als sich alleine in Betrieb nehme funktioniert sie. Ich 
gebe auf
Sig_In = 1,84 MHz
und VCO_Out = 1,84 MHz (mit einer Toleranz, aber da muss ich den TP 
einstellen!) Momentan schwingt das um +-50kHz
Also ist die Funktion der PLL vorhanden. Wenn ich den HEF4059 und den 
161 alleine unter Betrieb nehme, dann funktionieren diese auch. Diese 
teilen mir die Frequenz durch 184 und wenn ich auf dem Eingang vom 
HEF4059 1.84 MHz drauf gebe (Funktionsgenerator) erhalte ich am Ausgang 
des 161 5 kHz. Also funktioniert dies auch!

Das Problem kommt erst zu stande, wenn ich versuche die Schaltung an 
sich komplett in Betrieb zu nehmen.
Am VCO_Out erhalte ich eine viel höhere Frequenz. Auf der SMD-Platine 
die ich an der FH gefräst habe, habe ich 3 MHz oder 8 MHz und auf dem 
Steckboard habe ich 30 MHz am VCO_Out. Das ist natürlich dann ein Sinus 
und der HEF erkennt die flanken gar nicht.

Das ganze soll dann ein FSK-Modulator sein, der mir zwischen 1,84 und 
1,85 MHz hin und herschaltet.
Also eine einfache PLL Schaltung. Ich weiß, dass es andere Möglichkeiten 
gibt. Mit einem FPGA werde ich es mit einer 250 MHz Clockfrequenz 
relativ einfach runterteilen können. Aber mich interessiert es, warum es 
nicht funktioniert. Die kosten ja auch nur noch 10 €.



Gruß MrJebiga

von karadur (Gast)


Lesenswert?

Hallo

hast du Blockkondensatoren an der Versorgung der ICs ?

von Saud C. (mrjebiga)


Lesenswert?

Die Versorgung kommt aus nem 78M05, am Aus- und Eingang des LDO sind 1uF 
und 100nF Kondensatoren.
SMD-Keraimkondensatoren beides.

: Bearbeitet durch User
von karadur (Gast)


Lesenswert?

Was ist mit den Teilern und der PLL, die brauchen auch Cs.

100nF an jedem Chip ist schon mal nicht falsch.

von Ralph B. (rberres)


Lesenswert?

schaue mal unter

http://www.elektronik-kompendium.de/public/schaerer/pll4046.htm

Da werden ein paar Pferdefüße abgehandelt, warum eine PLL mit dem 4046 
nicht richtig funktioniert.

Ralph Berres

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.