Forum: Platinen Altium: Minimaler VIA Restring auf Split Planes mit DRC prüfen?


Altium: Minimaler VIA Restring auf Split Planes mit DRC prüfen?
von AltDesigner (Gast)

Angehängte Dateien:
Lesenswert?
• ▲
▼ 
Hallo Leute,
folgendes Problem:
Die Kupferfreistellungen auf Split Planes (hellblau) sorgen dafür,
dass der VIA-Restring auf der Plane verschwindet (siehe Bild rechts).
Somit ist die Platine nicht produzierbar.

Wie kann ich dieses Problem mit dem DRC abfangen?

Habe es versucht mit "Routing Via Style" oder "Minimum Annular Ring", 
aber beides schlägt nicht an. Und den Via Stack kann man nicht für Split 
Planes anpassen.

Info: Ich benutze AD14

Vielen Dank für jeden der hilft!

Beitrag melden Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Markierten Text zitieren Antwort Antwort mit Zitat
Re: Altium: Minimaler VIA Restring auf Split Planes mit DRC prüfen?
von Grendel (Gast)

Lesenswert?
• ▲
▼ 
Ja da hab ich auch schonmal nach gesucht obs da eine Möglichkeit gibt, 
da muss man wohl leider manuell dran arbeiten und alles kontrollieren.

Was auch ein bisschen doof ist, das kleine Kupferstege zwischen zwei 
Vias die zu klein für die Fertigung wären nicht automatisch entfernt 
werden.
Also so wie bei normalen Polygonen...

Beitrag melden Bearbeiten Löschen Markierten Text zitieren Antwort Antwort mit Zitat
Re: Altium: Minimaler VIA Restring auf Split Planes mit DRC prüfen?
von AltDesigner (Gast)

Lesenswert?
• ▲
▼ 
Altium Support meint, es geht nicht.
Stattdessen sollte man Polygone benutzen, d.h. split-plane Lagen zu 
Signal Lagen ändern.

Beitrag melden Bearbeiten Löschen Markierten Text zitieren Antwort Antwort mit Zitat
Thread beobachten | Seitenaufteilung abschalten
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.