MSP430 SMCLK = XT1CLK != 32 kHz?

[Michael (Gast)]

Hallo zusammen,

ich habe an meinem MSP430FR5729 einen 32,768 kHz Quarz hängen und habe 
den XT1CLK aus Quelle für den SMCLK definiert.

Danach habe ich Port 3.4 als Takt-Ausgang definiert, um den XT1CLK mit 
einem Oszilloskop messen zu können.

Folgender Code:

#include <msp430.h> 


int main(void)
{
    WDTCTL = WDTPW | WDTHOLD;  // Stop watchdog timer

    // XT1 Setup
    PJSEL0 |= BIT4 + BIT5;

    // Configure P3.4 = SMCLK
    P3DIR |= BIT4;
    P3SEL0 |= BIT4;
    P3SEL1 |= BIT4;

    // Configure MSCLK = XT1CLK
    CSCTL0_H = 0xA5;
    CSCTL2 = SELS_0;          // set ACLK = XT1CLK
    CSCTL3 = DIVS_0;          // set ACLK Divider = 1
    CSCTL4 &= ~SMCLKOFF;
    CSCTL4 &= ~XT1OFF;        // Start XT1
    CSCTL4 &= ~XTS;
    CSCTL4 |= XT1DRIVE_0;
    CSCTL0_H = 0x01;          // Lock Register

    return 0;
}

Allerdings messe ich auf dem Oszilloskop einen Takt um die 8 kHz, sprich 
irgendwo kommt da ein Faktor 4 her. Aber wo?

Jemand eine Idee?

Beste Grüße,
Michael

[Jim M. (turboj)]

Kein while(1); in main() könnte auch eine Ursache sein, d.h. der µC 
startet ständig neu.

[Michael (Gast)]

Hat sich erledigt,

da fehlt noch ein...

do
{
  CSCTL5 &= ~XT1OFFG;                                    
  SFRIFG1 &= ~OFIFG;
}
while (SFRIFG1&OFIFG);

.. vor dem

return 0;