SAM4 ADC Kanäle beim einlesen über DMA in "falscher" Reihenfolge

[Adam P. (adamap)]

hallo zusammen,
ich implementiere zur zeit das einlesen mehrerer AD kanäle über DMA.
µC = SAM4LC8CA und SAM4LS8CA.
nun fällt mir auf, dass die gelieferten werte nicht der reihenfolge 
meiner konfiguration entsprechen.
sprich:
in meinem konfigurations-array vom typ

struct adc_cdma_first_config

 habe ich alle AD kanäle in aufsteigender reihenfolge, AD0, AD1..usw.

lese ich nur zwei kanäle, erhalte ich in meinem value-array die kanäle 
vertauscht, an index 0 ist kanal 1 und an index 1 ist kanal 0...ok.
aber lese ich nun 4, 7 oder 8 kanäle, dann ist an index 0 immer der 
letzte angegebene kanal und dann ab index 1 die restlichen in richtiger 
reihenfolge.

z.b.:
konfigurations-array = {AD0, AD1, ..., AD7}
dann enthält mein value-array (was ich über DMA erhalte):
value-array = {AD7, AD0, AD1, ..., AD6}.

übersehe ich da evtl. etwas oder wie könnte ich mir dieses phänomen 
erklären?
ist es vllt. jemandem von euch auch aufgefallen? vllt. mit dem ASF auf 
einem xmega oder anderem cortex von atmel?

p.s.: um fehler auszuschliessen, habe ich es ebenfalls mit dem bsp. 
probiert, welches von atmel für das SAM4LS X PLAINED PRO Board zur 
verfügung gestellt wird.

mfg adam

[Adam P. (adamap)]

hallo nochmal...

hat vllt. wenigstens jemand eine idee oder anregung?
mein problem hat sich immer noch nicht gelöst.

[Dennis (Gast)]

Hi,

poste mal bitte, womit du die DMA Konfig Register
beschreibst.

[Adam P. (adamap)]

hallo,

sorry für die späte antwort, habe es übersehen, dass so schnell eine 
antwort gepostet wurde :(

anbei ein auszug. um die 3 AD werte in der reihenfolge x, y, z zu 
erhalten muss ich im mom das x zu letzt übertragen.

/*******************************************************************************
* ADC Konfiguration
*/
struct adc_config adc_cfg =
{
  /* System clock division factor is 16 */
  .prescal = ADC_PRESCAL_DIV64,
  /* The APB clock is used */
  .clksel = ADC_CLKSEL_APBCLK,
  /* Max speed is 150K */
  .speed = ADC_SPEED_75K,
  /* ADC Reference voltage */
  .refsel = ADC_REFSEL_2,
  /* Enables the Startup time */
  .start_up = CONFIG_ADC_STARTUP
};

/******************************************************************************/
struct adc_cdma_first_config adc_cdma_first_cfg[ADC_COUNT] =
{  
  /*** AD 01: Y-Achse ***/
  {
    .zoomrange = ADC_ZOOMRANGE_0,
    .muxneg = ADC_MUXNEG_3,
    .muxpos = ADC_MUXPOS_1,
    .internal = ADC_INTERNAL_2,
    .gcomp = ADC_GCOMP_DIS,
    .hwla = ADC_HWLA_DIS,
    .res = ADC_RES_12_BIT,
    .bipolar = ADC_BIPOLAR_SINGLEENDED,
    .gain = ADC_GAIN_ACCELEROMETER,
    .strig = 1,
    .tss = 1,
    .enstup = 1,
    .dw = 0
  },
  
  /*** AD 02: Z-Achse ***/
  {
    .zoomrange = ADC_ZOOMRANGE_0,
    .muxneg = ADC_MUXNEG_3,
    .muxpos = ADC_MUXPOS_2,
    .internal = ADC_INTERNAL_2,
    .gcomp = ADC_GCOMP_DIS,
    .hwla = ADC_HWLA_DIS,
    .res = ADC_RES_12_BIT,
    .bipolar = ADC_BIPOLAR_SINGLEENDED,
    .gain = ADC_GAIN_ACCELEROMETER,
    .strig = 1,
    .tss = 1,
    .enstup = 1,
    .dw = 0
  },

  /*** AD 00: X-Achse ***/
  {
    .zoomrange = ADC_ZOOMRANGE_0,
    .muxneg = ADC_MUXNEG_3,
    .muxpos = ADC_MUXPOS_0,
    .internal = ADC_INTERNAL_2,
    .gcomp = ADC_GCOMP_DIS,
    .hwla = ADC_HWLA_DIS,
    .res = ADC_RES_12_BIT,
    .bipolar = ADC_BIPOLAR_SINGLEENDED,
    .gain = ADC_GAIN_ACCELEROMETER,
    .strig = 1,
    .tss = 1,
    .enstup = 1,
    .dw = 0
  }
};

/******************************************************************************/
struct adc_pdca_config adc_pdca_cfg =
{
  /* ADC Window Mode */
  .wm = false,
  /* ADC Nb channel */
  .nb_channels = ADC_COUNT,
  /* ADC Buffer */
  .buffer = adc_sample_data,
  /* ADC PDC Rx Channel */
  .pdc_rx_channel = CONFIG_ADC_PDCA_RX_CHANNEL,
  /* ADC PDC Tx Channel */
  .pdc_tx_channel = CONFIG_ADC_PDCA_TX_CHANNEL,
  /* ADC CDMA Configuration Structure */
  .cdma_cfg = (void *)&adc_cdma_first_cfg[0]
};

/*******************************************************************************
 * Callback Funktion für PDCA Interrupt.
 */
static void porti_adc_pdca_done(enum pdca_channel_status status)
{
  if(status == PDCA_CH_TRANSFER_COMPLETED)
  {
    /* Configure PDCA for data transfer */
    pdca_channel_write_load(CONFIG_ADC_PDCA_RX_CHANNEL, adc_sample_data, ADC_COUNT);
    pdca_channel_write_load(CONFIG_ADC_PDCA_TX_CHANNEL, adc_cdma_first_cfg, ADC_COUNT);
    
    adc_conversion_flag = 1;
  }
}

/******************************************************************************/
uint8_t porti_adc_init(void)
{
  memset(adc_sample_data, 0x00, sizeof(adc_sample_data));
  
  if(adc_init(&adc_inst, ADCIFE, &adc_cfg) != STATUS_OK)
    return 1;
  
  adc_disable_interrupt(&adc_inst, ADC_SEQ_SEOC);
  adc_pdca_set_config(&adc_pdca_cfg);
  adc_configure_trigger(&adc_inst, ADC_TRIGGER_MODE);
  
  pdca_channel_set_callback(CONFIG_ADC_PDCA_RX_CHANNEL, porti_adc_pdca_done, PDCA_0_IRQn, PORTI_IRQ_PRIO, PDCA_IER_TRC);  
  pdca_channel_disable_interrupt(CONFIG_ADC_PDCA_RX_CHANNEL, PDCA_IER_TRC);
  
  return 0;
}

...kann gut möglich sein, dass ich da was übersehe oder falsch vorgehe.

gruß
adam