Ich habe eine kleine Frage zu VHDL: ich habe einen mit 33MHz getakteten Prozess. Innerhalb des Prozesses möchte ich nun 5 clk Zyklen warten, sprich wait-states einfügen. Wie realisiere ich diese wait-states am elegantesten und übersichtlichsten (counter, procedure, function etc.) Bin auf Eure Antworten gespannt. Gruß Thorsten
Ich würde es innerhalb eines Automaten mit einem Zähler realisieren, also ein Wait Zustand, der verlassen wird, wenn von 1 bis 5 gezählt wurde.
Je nach der weiteren Komplexität, würde ich einfach den Automaten 4 leere steps machen lassen- ich stamme aber auch aus einer Zeit, da man mit Zellen noch sparsam umgehen musste :D
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.