´Nabend, ich habe eine Frage bezüglich der Spannung, die man an einen FPGA Input-Pin anlegen darf. Der voreingestellte I/O-Standard ist ja LVCMOS25, also eigentlich nur für 2,5V ausgelegt. Jedoch lege ich daran ein 3,0V-Signal über einen 22K Widerstand an. Kann mein FPGA(Spartan3-xc3s200) dadurch Schaden nehmen? Sollte ich den Pin besser auf LVCMOS33 definieren, oder ist das egal? Vielen Dank! Gruß Daniel!
Moin... RTFM! Sorry, aber was soll diese Frage? Welchen Strom erwartest du durch den Widerstand? Werden 0,5V abfallen? Warum haben die Xilinx wohl den 3,3V Standard? Mach dich mal mit der externen Beschaltung der Modi vertraut, dann weisst du mehr! -- Sven Johannes
Hallo Sven Johannes, Der Widerstand dient ja nur der "Strombegrenzung". Ich brauch ja nur das Signal. Es werden keine 0,5V sondern die komplette Spannung abfallen, da das ja der einzige Widerstand ist(also kein Spannungsteiler). Also liegt auch die komplette Spannung am FPGA-Pin an. Welchen Strom ich durch den Widerstand erwarte? Einen sehr sehr kleinen, der mich auch gar nicht interessiert, da CMOS sowieso komplett spannungsgesteuert sind. Die Standards hab ich mir ja auch schon angeschaut. Dort steht jedoch nicht, wie viel Spannungsabweichung nach oben hin drin sind, oder hab ich das im Datenblatt etwa übersehen?? Schadet das meinem FPGA nun oder nicht? Wenn ja, warum? Wenn nein, warum? Vielen Dank! Gruß Daniel
Hi! Auf meinem Spartan3 Evaluation Board liegen an einem FPGA pin über einen 270 Ohm Widerstand 5V vom PS/2 Anschluss an. Laut Userguide reichen die 270 Ohm aus um den FPGA zu schützen. Genauer habe ich mich aber noch nicht informiert ;) Ich vermute mal der FPGA hat doch vermutlich Schutzdioden nach Vcc/Gnd, oder ? -> Wenn R gross genug passiert da nix.
Vielen Dank Sssssss! Dann kann ja nichts mehr schief gehen :) Gruß Daniel!
>Es werden keine 0,5V sondern die komplette Spannung >abfallen, da das ja der einzige Widerstand ist(also >kein Spannungsteiler). Also liegt auch die komplette >Spannung am FPGA-Pin an. Das ist widersprüchlich, denn entweder fällt die Spannung am Widerstand kopmlett ab, wie Du schreibst (Kurzschluss im FPGA) oder es liegt die voll Spannung an (Unendlicher Eingangswiderstand im FGPA). Zudem liegt hier sehr wohl ein Spannungsteiler vor, denn die input-Zelle des FPGA nimmt selbstredend Stromauf - auch wann manche ein FPGA als "Software" ansehen. Bei CMOS-Prozessen, "sieht" Deine Schlatung über den Widerstand letztlich eine Gatekapazität, die aufgeladen werden muss. Für niederfrequente Signale erhälst Du die volle Sapnnung am Pin, da fast nichts mehr fließt. Ansonsten hast Du noch eine Flankenverschliefen gemäß Kondensatorladekurve nach Massgabe Deines R und der Eingangskapazität. Ist der R zu groß - bekomst Du keine schnellen Signale mehr drüber! Ist der R zu klein, könntest Du ein anderes Problem bekommen: Damit die Eingangsstufe bei SPitzen nicht stirbt, sind bei den meisten Chips interne Schutzdioden gegen GND und VDD aktiv. Sobald die Eingangsspannung mehr als 0,5-0,7V über der Betreibsspannung liegt, fliesst Strom. Der würde durch Deinen 22k limitiert. Falls Du mal ein Applikation hast, die aufgrund der oben beschriebenen Probematik zu einem zu großen R führt und die HF nicht mehr kommt, kannst Du den Vorwiderstand mit einigen pF parallel überbrücken. Die Signalflanke (und nur diese !) kommt dann wieder etwas kräftiger durch. Anders herum kannst Du so sehr unsaubere und obertonreich schwingende Signale filtern, bevor sie ins FPGA wandern.
Ok, da hast Du wohl recht mit dem Spannungsteiler.... Mein Signal ist maximal 10 KHz schnell. Das dürfte so ohne Weiteres gehen. Wenn nicht, mach ich das von Dir Vorgeschlagene. Vielen Dank noch für Deine Erklärungen! Gruß Daniel!
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.