Hallo, will mich in die CPLD Welt einarbeiten und habe gewisse Startprobleme. Konkret möchte ich einen IIR Filter in einem CPLD realisieren. Da ich scheinbar keine Werte im CoolRunner XC2C64 ablegen kann, muss ich die Koeffizienten extern aus einem Speicher laden. Oder ich realisiere die Koeffizienten Bitweise über AND's und NAND's. Was bei 20 Koeffizienten a 16 Bit ..... 320 (N)AND's macht. Für die realisierung der Rechenoptionen (Addition und Multiplikation ) muss ich bei paralleler Auslegung der Rechenwerke auch noch etliche (N)AND's einkalkulieren. Angenommen für die Rechenwerke benötige ich insgesamt 1000 (N)AND's zusätzlich die bitweise Koeffizientendarstellung mit 320 (N)AND's ergibt am Ende 1320 Gatter........... Vielleicht auch weit überzogen. Muß mal sehen was es da für Schaltungsdesign Möglichkeiten hinsichtlich State Machine, Wahrheitstabellen u.s.w. gibt. Nun habe ich keine Ahnung was die Angabe 64 Macrocell bedeutet. Wieviele UND ODER Gatter ergeben eine Macro Zelle? Kann ich mein Filter also überhaupt in einem CPLD mit 64 Macrocellen realisieren ? Angenommen es würde gehen. Wie Programmiere ich das Device. Die entsprechende Entwicklungssoftware bekomme ich ja bei Xilinx. Aber wie bekomme ich meine Gatterstrukturen (Source) auf den Baustein. Gibt es da auch einen in System Programmer für die Parallele Schnittstelle? Wenn ja, wo kann ich diesen kaufen ohne gleich ein ganzes Entwicklungsboard eingepreist zu haben? Würde mich also freuen wenn mir jemand sagen könnte was ich mir unter einer Macorcell vorstellen kann und wo ich einen Programmer für die Xilinx CoolRunner Baureihe herbekomme. MFG Sven
ICh fürchte, das CPLD ist dafür zu klein. Die 64 Macrozellen sind normalerweise 64 D-Flipflop mit einer kleineren Anzahl Gatter davor, in drei Stufen UND-ODER-XOR. Das wird für ein IIR-Filter etwas eng.
zum Programmer: zumindest die ersten Coolrunner, ich habe mit dem XCR5128 zu tun, sind mit der Druckerschnittstelle und vier Widerständen zu 100 Ohm zufrieden, das Programm ist im Xilinx Webpack enthalten
Hallo Sven, sorry, aber die Idee mit dem CPLD musst Du begraben, selbst wenn Du seriell multiplizierst wird das nichts mit so einem kleinen CPLD. Ein XILINX-FPGA-Starter-Kit ist die richtige Wahl, damit Du überhaupt erstmal sowas probieren kannst.
Hier jedenfalls mal die Beschreibung des Download-Kabels von Xilinx mit den vier 100 Ohm Widerständen am Druckerport. Das ISP-Programm, das ich für die alten Coolrunner1 benutze ist 1,2MByte groß, ich könnte es zur Not hier reinladen, denn von Xilinx gibts nur immer die großen Webpack-Gesamtpakete zum Herunterladen. xplaisp.exe 1,26 MB (1.326.080 Bytes) vom 16.1.2001 Version 4.14, die letzte Version, die auch Coolrunner 1 kennt
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.