PLL mit ADF4156: Phase Sync

[G. Ast (Gast)]

Ich möchte den ADF4156 PLL einsetzen, um ein Signal im Bereich 2 GHz zu 
erzeugen. Meinen entsprechenden VCO habe ich bereits. Im Datenblatt des 
ADF4156 steht, dass man die RF output phase programmieren kann, ansich 
genau das, was ich mir wünsche. Ich verstehe aber zwei Details nicht:

1. "An internal timer generates sync signals at intervals of t_sync". 
O.K., wenn ich also die Phase programmieren will, läuft dieser Timer und 
generiert periodisch Signale, um die Phase zu synchronisieren. Das ist 
ja ganz nett. Aber: wozu braucht es denn diesen Timer? wieso genügt es 
nicht, die Phase einmal zu synchronisieren?

2. Wie funktioniert die Phasenprogrammierung bei einer PLL im 
Allgemeinen? Es handelt sich hier ja um eine Fractional N PLL. Wie wird 
da die Phase des Ausgangssignals verändert?

[Pandur S. (jetztnicht)]

Die Phase einmal synchronisieren .. zu was ? alles externe laeuft eh 
weg. Dabei ist zu bedenken, wie die synchronistaion laufen soll. Laeuft 
die auf den 2GHz ? Laeuft die auf etwas ganzzahlig-heruntergeteiltem ? 
Auf der Referenz wohl nicht, denn ein fractional Teiler hat keine 
Phasenbeziehung mehr.

Eine Phase in einem Freilaufenden signal einzustellen macht Sinn wenn 
man Phasenmodulation machen will.
Ein DDS erzeugt Phase durch Addition einer Konstanten im Phasenraum.

[guenter-dl7la (Gast)]

Frage, was du vor hast, vermutlich nicht das Folgende, wo AD schreibt:

See the Phase Resync section for more information. In most
applications, the phase relationship between the RF signal and
the reference is not important. In such applications, the phase
value can be used to optimize the fractional and subfractional
spur levels.

So, wie man in dieser entsprechenden section liest, scheint es so zu 
sein, dass du mit einer Referenz und zwei PLLs mit dem gleichen 
MOD-Faktor zwischen den beiden PLL-Ausgängen einen Phasenversatz 
programmieren kannst (das ist beim dort erwähnten beam forming nötig, 
deswegen vermute ich das mal).

Vielleicht können ein paar andere Foristen das bestätigen oder 
widerlegen, würde mich insofern interessieren, ob man auf diese Weise 
z.B. 90°-Shifts für I/Q erzeugen kann.

[W.S. (Gast)]

Hat denn niemand die Dokumentation zum ADF4156 gelesen?

Also, das ist ein normaler PLL-Schaltkreis. Ist im übrigen pinkompatibel 
zu den anderen ADF41xx Schaltkreisen.

Also:
Referenz-Signal rein, VCO-Signal rein, Ladungspumpenausgang raus. Das 
war's.
Dazu kommen muß eben:
- ein Referenzoszillator,
- ein Tiefpaß zwischen Ladungspumpenausgang und VCO
- ein VCO im Bereich bis 6.2 GHz

Daß der Kern eines PLL-Schaltkreises aus einem kombinierten Phasen- und 
Frequenzdiskriminator besteht, um von dessen Ausgang die Ladungspumpe 
anzusteuern, sollte doch bekannt sein. Der IC hat nen fraktionalen 
Teiler für das VCO-Signal.

W.S.