Xilinx Zynq: MIO confiiguration mit VHDL oder Tcl?

[Mia Müller (Gast)]

Hallo!

Unser Projekt wird in einem Git Repository verwaltet und soll keine 
automatisch generierten Dateien beinhalten. Daher wird der PS7 block 
manuell in VHDL instanziiert (so wie hier: 
http://vserver.13thfloor.at/Stuff/XILINX/axi3_test/ps7_stub.vhd) und 
alles von der Synthese bis zur Bitstream Erzeugung wird in einen kurzen 
Tcl Skript erledigt.
Wir konnten allerdings keine Informationen darüber finden wie wir in 
unserem Setup die MIO ports konfigurieren können. Geht das irgendwie in 
VHDL oder im Tcl Skript?

Vielen Dank im Voraus!

[S. R. (svenska)]

Ich erzeuge mit Tcl ein Block-Design mit dem PS7 und flansche dort 
meinen VHDL-Code ran. Dann kann man im Tcl alle Properties einstellen, 
die man in der GUI auch einstellen kann.

In der Versionskontrolle liegen nur die Sourcen und das Script, mit dem 
aus Vivado ein Projekt erzeugt wird. Die generierten Dateien liegen in 
einem Unterordner und kommen nicht in die Versionskontrolle.

Theoretisch müsste das aber mit VHDL auch klappen, wenn du die 
Eigenschaftsnamen kennst. Ist aber hässlich.