DDR2 SDRAM Multi Rank Design am Virtex 5

[Yafes61 (Gast)]

Hallo,

habe vor einen Virtex 5 mit 8GB oder wenn möglich 16GB DDR2 SDRAM 
(SODIMM) anzusteuern.

Habe schon mal ein 4GB DDR2 Design mit dem Virtex 5 entwickelt (MIG...) 
und verifiziert.

Nun steht die Frage ob man mehr Speicher realisieren kann, ebend 8GB 
oder wenns geht 16GB. Theoretisch brauche ich mehrere DIMMs bzw. Ranks, 
entweder 2x4GB oder 4x4GB.

Eines Vorweg, ich bin auf den Virtex 5 angewiesen, der nur DDR2 
unterstützt. Da DDR2 max. nur bis 4GB (soweit meiner Kenntnisse) bin ich 
auf einen Multi Rank / DIMM Design angewiesen.

Beim MIG von Xilinx kann ich irgendwie keine Multi Rank Design kreieren.

Eine Lösung wäre z.B. für jede Rank / DIMM ein eigenes Design mit 
eigenen unabhängigen Pins zu entwickeln. Ist aber jede Menge 
Verschwendung.

Wie sollte man an sowas rangehen? Zum einen geht es mir ums FPGA Design, 
aber zum anderen auch ums PCB-Layout.

Xilinx bietete damals ein Entwicklungsboard ML561 an, wo mehrere DIMM 
Sockels zur Verfügung standen. Dokumentation ist zu finden, aber leider 
keine Referenzdesigns, PCB, Circuits, etc. Geschweige denn, dass das 
Board noch irgendwo vermarktet wird.

Freu mich auf eure Antworten.

LG

[daniel__m (Gast)]

hi,

das wird vermutlich (wenn überhaupt) nur über die Breite gehen. Bei DDR2 
mit max. 4GBit (1Gx4) heißt das dann 16 (64 bit) oder 32 (128 bit) Chips 
parallel.

[Yafes61 (Gast)]

Wie meinst du das Daniel genau?

Andere Anregungen???

[S. R. (svenska)]

Daniel meint, dass du den Datenbus auch breiter machen kannst. Statt "4 
GBit x 8" (= 4 GB) nimmst du dann eben "4 GBit x 32" (= 16 GB) und 
schaltest die Datenleitungen parallel.

Mit SRAM und DRAM funktioniert das, ob man das so einfach auch mit 
moderneren Technologien machen kann, weiß ich nicht.