CPLD und FPGA

[Simba (Gast)]

Ich hätte eine Frage bezüglich zum CPLD?

Was bedeuten LE,LUT und IOE?


und wie genau unterscheidet sich der CPLD vom FPGA? Ich weiss nur, dass 
der Aufbau des FPGAs kompliziert ist und der CPLD dadurch schneller. 
Jedoch nur schneller bei einzigen Logikgatter und nicht bei der gesamten 
FUnktion.

Vielen Dank

[Norbert S. (norberts)]

Moin,

Es gibt ein extra Forum hier für diese ekligen Dinger.
(Eklig zu verstehen, wenn man sonst nur prozedual programmiert)

Gruß,
Norbert

[W.S. (Gast)]

Simba schrieb:
> wie genau unterscheidet sich der CPLD vom FPGA?

CPLD's haben Makrozellen. Das sind And-Or-Verknüpfungen mit allen 
internen und externen Signalen, zumeist bei den AND's sehr hochpolig. 
Obendrein wird die Logik bei ihnen chipintern wie bei einem Flash-ROM 
gespeichert. Die Logik von CPLD's steht deshalb sofort nach Einschalten 
zur Verfügung.

FPGA's haben keine Macrozellen, sondern LUT's und nachfolgende 
Flipflops. LUT = LookUp-Table. Normalerweise können da nur wenige 
Eingangssignale (4 oder so) miteinander verknüpft werden. Dafür haben 
FPGA's massenweise LUT's, die dann aber ggf. hintereinander geschaltet 
werden müssen. Und FPGA's müssen gebootet werden, wozu ein separater 
Konfigurations-Flashrom und Zeit vonnöten ist.

W.S.

[Armin K. (-donald-)]

Bei einem CPLD kannst du Logikschaltungen verwirklichen, wie damals mit 
dem GAL. Dazu gibt es die Möglichkeit, einen Schaltplan mit allen 
gewünschten Logikgattern zu zeichnen, das compiliert man dann in ein 
Jedec-File und brennt es in den CPLD. Super Sache.

[HildeK (Gast)]

In FPGAs sind wesentlich komplexere Schaltungen unterzubringen.
CPLDs haben eine sehr begrenzte Anzahl von FFs. Xilinx' größtes hat nur 
512 FFs, das kleinste 32.