Altium 17: Manche Durchkontaktierungen werden nicht richtig angebunden

[Stephan C. (stephan_c)]

Hallo,

Ich bin im aktuellen Design dabei Polygon Pours zu zeichnen und habe das 
Problem, daß manche Durchkontaktierungen nicht richtig oder sogar gar 
nicht angebunden werden, obwohl eigentlich nichts dagegen spricht.

Da manche Durchkontaktierungen korrekt angebunden werden, bezweifle ich, 
daß es ein Design Rule Problem ist, sondern vielleicht ein Bug in Altium 
17!?

Hatte jemand schon mal ein ähnliches Problem?

[Mike R. (thesealion)]

Blende mal die Netznamen der einzelnen Vias ein.

Es würde mich schon sehr wundern, wenn alles Durchkontaktierungen zum 
gleichen Netz gehören würde.

[Stephan C. (stephan_c)]

Ja, hier nochmal eine neues Bildchen.
Das halbe Pad unten rechts in der Ecke wird mit nur einem Leiterzug 
angebunden, obwohl es eigentlich 4 sein sollten.

[Stephan C. (stephan_c)]

Merkwürdigerweise wird dasselbe Pad auf einem anderen Layer korrekt 
angebunden.

[Stone (Gast)]

Sind da vielleicht noch Reste von Leiterbahnen angeschlossen?
Alternativ stell mal die Polygon-Properties auf "Pour Over All Same Net 
Objects".

[Stephan C. (stephan_c)]

Trifft beides leider nicht zu, das habe ich schon gecheckt.

[Andreas S. (Firma: Schweigstill IT) (schweigstill)]

Dieses Problem hatte mein Kunde vor einigen Jahren auch schon gehabt, 
allerdings noch mit der uralten Version Protel 99SE (oder so...). Ob es 
sich etwa um denselben Programmcode wie bei AD 17 handelt, ist mir 
natürlich nicht bekannt. Damals bewirkte eine minimale Verschiebung des 
Vias, dass es wieder korrekt angebunden wurde. Im Gegensatz zu Deinem 
Fall wurde aber bei nicht angeschlossenen Vias auch keine Luftline für 
das Signal dargestellt, auch wenn es keine weitere Verbindung gab. 
Damals führte das Problem dazu, dass bei einem IC ein Massepin nicht 
angeschlossen war, weswegen dann eine Musterserie von Geräten händisch 
nachgearbeitet werden musste. Aber es dauerte schon einige Zeit, bis der 
damalige Entwickler den Fehler lokalisiert hatte.

Verwendest Du denn auch wirklich die jeweils allerneueste Version 
innerhalb der AD 17-Reihe?

[Stephan C. (stephan_c)]

Nein, es ist leider nicht die neueste Version von AD17.
Ich habe auch noch ein vernünftig funktionierendes AD16 da, daß hatte 
aber die Hierarchien im Schaltplan nicht erkannt :(

Erfahrungsgemäß hat die Beseitigung von Bugs bei Altium eine nicht so 
hohe Priorität.
Das ist auch ein Grund, warum wir unseren Supportvertrag nicht 
verlängert haben.

[Taz G. (taz1971)]

Hi Stephan,
kannst Du diesen Teil vom PCB posten ? Würde mir gerne das PCBDoc File 
genauer ansehen (Rules, Prj. & Polygon Einstellungen).
Interessiere mich auch für die Einstellung in den Preferences -> 
Automatische Entfernung von Loops und Net Antennas.

[Wühlhase (Gast)]

Die würden mich auch interessieren.

Tippe mal im PCB-Filterpanel "IsTrack" ein und drück die Entertaste. 
Liegen dann da noch Leiterbahnstückchen oder anderer Kram herum?

[Stone (Gast)]

Glaube, den Bug hatte ich doch schon. Hat mich damals bewogen von AD17 
auf AD18 zu Updaten. Bei mir waren es aber ganze Polygone die sich nicht 
anschließen wollte. Bei meinem Kollegen der schon auf 18 Geupdatet hatte 
gabs das Problem nicht und nach meinem Update war es auch weg.

[Layouter (Gast)]

Hast du die Fläche, an die die Vias angeschlossen werden sollten 
irgendwo her kopiert oder abgeleitet? Dann könnte ein Cutout o.ä. um die 
Vias herum liegen. Sowas passiert schon mal. Kenn mich aber nicht mit 
Altium aus...
Evtl. mal zur Kontrolle ALLE Layer einblenden.

[Stephan C. (stephan_c)]

Versenden kann ich das Design nicht, da es von der Arbeit ist.

Ich konnte das Problem mittlerweile auflösen, bin mir aber nicht sicher, 
was nun genau das Problem war.
Ich habe das Design in AD16 geöffnet und da trat genau derselbe Fehler 
auf.
Hab das Design dann wieder in AD17 geöffnet und da waren dann auf einmal 
Planes aus der alten Revision da, die ich in der aktuellen Revision gar 
nicht mehr hatte.
Die habe ich dann gelöscht und dann habe ich doch noch an den Design 
Rules rumgespielt und die Clearances angepasst, weil ich auf folgenden 
Thread gestoßen bin:

https://electronics.stackexchange.com/questions/401410/altium-17-hatched-polygon-problem

Jetzt ist es in Ordnung. Es wundert mich aber, daß ein Pad auf einem 
Layer korrekt angebunden wurde und auf einem anderen Layer nicht. Das 
war wahrscheinlich kein Problem, das durch falsche Clearances in den 
Design Rules entstanden ist, sondern durch die Phantom-Planes.
Das Handhaben von unterschiedlichen Revisionen war in Altium schon immer 
etwas krude.

[Taz G. (taz1971)]

Ich hätte gerne das Problem für mich nachgestellt, aber egal was ich 
mache es ist immer korrekt.
Schade, das Du noch nicht einmal einen klitzekleinen Teil vom PCB posten 
konntest. Aber zum Glück ist das Problem gelösst.
Ich merke mir, bei einem ähnlichen Problem Polygone im Polygon Manager 
checken.

PS: Das unsichtbare Elemente im Altium Schwierigkeiten bereiten ist ein 
altes Problem, kein neues.