Hallo zusammen, Und zwar ich in Mentor Graphics HDL Designer ein komplettes FPGA Projekt mit Testumgebung. Bisher habe ich das mit dem Questsim simuliert. Nun würde ich gerne das gleiche Projekt in Vivado laden und dort eine Simulation mit der vorhandenen Testumgebung dürchführen. Wisst ihr wie ich hier vorgehen kann?
Ich habe den HDL-Designer das letzte mal vor rund 10 Jahren benutzt, meine mich aber zu erinnern, dass der VHDL direkt als Hierarche scheibt. Die sollte man wie gewohnt einlesen / öffnen. So oder so braucht man eine Testbench. Die kann man aber auch mit dem H.D. machen, ist nur nicht unbedingt immer effektiv.
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.