RS-Latch mit D-Latch und Inverter

[naab (Gast)]

Hallo,

ich will die folgende Funktion erreichen:

A    B  OUT
0    0   Zustand davor. Keine Änderung
0    1   0 ... reset
1    0   1 ... set
1    1   1 oder race condition..ist egal

In einem Fall (race condition) ein RS-Latch.

Kann ich diesen aber mit einem D-Latch (z.B. 
http://www.ti.com/lit/ds/scas295t/scas295t.pdf) und Inverter hinkriegen?

Danke

[U.G. L. (dlchnr)]

Würde mal nein sagen.

Sollte ein RS-Flip-Flop aus NOR-Gattern sein.
https://erasmus-reinhold-gymnasium.de/info/flip-flop-gatter/s1.png

Mit 74LVC74 und Invertern an /PRE und /CLR könntest Du es auch 
emulieren.
http://www.ti.com/lit/ds/symlink/sn74lvc74a.pdf

[naab (Gast)]

In Ordnung danke.

Dachte das geht vielleicht, weil ja der D aus einem RS besteht und 
eventuell eine Umkehrung möglich wäre.

[Theor (Gast)]

Man kann jeden Flip-Flop-Typ in einen der anderen verwandeln. Auch D in 
RS.

Ich habe da kürzlich eine Tabelle gesehen. Leider erinnere ich mich 
nicht, wo genau.

Aber das hier: 
https://myclassbook.org/conversion-of-d-to-sr-and-jk-flip-flop/ gibt 
eine Schaltung an.

[naab (Gast)]

Interessant, vielen Dank. Scheint nicht so einfach zu gehen wie der Weg 
RS zum D.

[Theor (Gast)]

Naja. Es gibt Einfacheres. Z.B. direkt ein RS-Flip-Flop verwenden. :-) 
(Was vermutlich aus irgendeinem guten Grund nicht gewollt ist).

Falls es interessiert. Ich habe die Tabelle wieder gefunden.

"Telekommunikationstechnik Fachbildung", Seite 289, 4. Auflage, 1990, 
Verlag Europa Lehrmittel

[U.G. L. (dlchnr)]

Theor schrieb:
> Aber das hier:
> https://myclassbook.org/conversion-of-d-to-sr-and-jk-flip-flop/ gibt
> eine Schaltung an.

Eine entsprechende Logik vor dem D-Eingang allein reicht aber nicht aus 
- es wird zusätzlich ein Clock-Signal benötigt!

Und die angegebene Schaltung ist für ein RS-Flip-Flop mittels 
Nand-Gatter -
R und S sind da "active high" gegenüber "active low" bei /R und /S des 
Nor-RS-Flip-Flops.