Guten Tag, ich arbeite mich zur Zeit in die FPGA Welt ein und mich beschäftigt gerade eine vielleicht sinnlose Frage: Wie breit lassen sich die Datenwege in einem FPGA realisieren? Wäre es möglich einen BUs mit einer breite von 1024bit zu realisieren? Wenn ja, würde ein 1024bit Register viele Ressourcen verbrauchen? Was schätzt ihr, wie viel Prozent eines Spartan3-1000 damit verbraucht wären? Gruß Thorsten
Moin... das Register braucht 1024 FF; ein S3-1000 hat 17280 Logic Cells. Wenn ich mich jetzt nicht täusche hat jede Cell zwei FF. Wie aufwendig das Routing wird kann man so nicht abschätzen, müßte man mehr darüber wissen was noch im Chip ist. Machbar ist es auf alle Fälle. -- SJ
Für einen 1024bit breiten (externen) Bus brauchst Du 1024 I/O Pins. Die hat der Spartan3 nicht. Und auch wenn Du von einem internen Bus sprichst, wo sollen die 1024 bit pro takt herkommen? Wahrscheinlich meinst Du ein 1024 bit register das über mehere takte beschrieben wird, (z.B. immer 32 bit auf einmal). Währscheinlich ist das Auslesen ebenfalls über mehrere takte gestreckt. Für diesen Fall kann dein "Register" eine RamBlock sein.
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.