STM32: basic timer tim6 L432 falscher Increment

[Entwickler (Gast)]

main.c

//global
volatile uint32_t tim6_cnt = 0;
volatile uint8_t tim6_irq = 0;

int main(void)  {
    //

    /* TIM6 interrupt Init */
    NVIC_SetPriority(TIM6_IRQn, NVIC_EncodePriority(NVIC_GetPriorityGrouping(),0, 0));
    NVIC_EnableIRQ(TIM6_IRQn);
    RCC->APB1ENR1 |= RCC_APB1ENR1_TIM6EN;
    TIM6->CR1 = 0;      // stop timer
    TIM6->EGR = 1;      // event generation register
    TIM6->ARR = 10000;  // 16 bits auto reload register
    TIM6->PSC = 8000;   // 16bits prescaler
    TIM6->CNT = 0;      // 16bits counter value
    TIM6->DIER = 1;     // DMA interrupt enable register
    TIM6->CR2 = 0;      // control register 2 with master mode selection
    TIM6->SR = 0;       // clear interrupt flag
    TIM6->CR1 = TIM_CR1_URS | TIM_CR1_ARPE | TIM_CR1_CEN;     // start timer

    while(1) {
        tim6_irq = 0;
        while(tim6_irq == 0) {}
        LL_GPIO_SetOutputPin(LED1_PB3_GPIO_Port, LED1_PB3_Pin);

        tim6_irq = 0;
        while(tim6_irq == 0) {}
        LL_GPIO_ResetOutputPin(LED1_PB3_GPIO_Port, LED1_PB3_Pin);

        cnt += 1;
        UART2_print_uint32(tim6_cnt, "tim6_cnt = ");
    }

void TIM6_IRQHandler(void) {
    extern volatile uint32_t tim6_cnt;
    extern volatile uint8_t tim6_irq;
    tim6_cnt += 1;
    tim6_irq = 1;
    TIM6->SR = 0;   // clear after intterupt event => otherwise stopped
}

$ arm-none-eabi-nm build/tim6_432.elf | grep -i tim6
200001f4 B tim6_cnt
08000fb8 T TIM6_DAC_IRQHandler
200001f8 B tim6_irq

ist nicht W = weak
08000fb8 T TIM6_DAC_IRQHandler

80MHz werden auf 1 Sekunden heruntergeteilt.
LED1_PB3_Pin schaltet für 1 Sekunde 1 und für eine Sekunde aus.

output sieht so aus
tim6_cnt = 00000005<\r>
tim6_cnt = 00000009<\r>
tim6_cnt = 0000000D<\r>
tim6_cnt = 00000011<\r>
tim6_cnt = 00000015<\r>

Hat jemand eine Idee warum Increment 4 ist?
Ich bin im Refman vom L432 die Register durchgegangen und
kann es mir nicht erklären. Google gibt dazu auch nicht viel aus.

Gruß,
Entwickler

[Uwe Bonnes (Gast)]

TIM6->SR = 0;
als letzter Befehl ist keine gute Idee. Bis das durch die Pipeline 
rasselt, hat der IRQ noch einmal ausgeloest. Loesche SR am Anfang des 
Handlers und alles wird gut. Dann sollte die erwartetet Differenz von 2 
ausgegeben werden