Moin zusammen!
Ich versuche gerade, VHDL-Sourcecode, der auf der ISE Design Suite 14.7
anstandslos läuft, auf Vivado 2022.1 anzupassen. Die Synthese meckert
dort über folgendes:
[Synth 8-4665] subprogram body is not allowed in package declaration
In dem Package steht:
1 | library IEEE;
|
2 | use IEEE.STD_LOGIC_1164.all;
|
3 | use IEEE.NUMERIC_STD.all;
|
4 |
|
5 | package reg_package is
|
6 | -- type.major.minor.build (8.8.8.8)
|
7 | constant VERSION_INFO : std_logic_vector (31 downto 0) := x"07010b01";
|
8 |
|
9 | [...]
|
10 |
|
11 | function fRand (d1 : std_logic_vector) return std_logic_vector is
|
12 | begin
|
13 | return '0' & d1 (29 downto 0) & (d1 (30) xnor d1 (27));
|
14 | end fRand;
|
15 | end reg_package;
|
Ich finde unter Vivado leider keine Einstellungen für den Synthesizer,
wie bspw. unter ISE. Unter Project/Settings gibt es nur ein paar
rudimentäre Dinge wie Fanout, wie viel BRAM etc.
Wo lässt sich unter Vivado denn hier was verstellen, z. B. den "VHDL
Source Analysis Standard"? Unter ISE wird aber sowohl mit VHDL-93, als
auch mit VHDL-200X nichts moniert. Vermutlich ist eine andere Option
nötig?
Danke vorab für Hinweise!