Altium Design Rules

[Fabian Z. (fabi_z)]

Hallo alle zusammen,

ich versuche gerade die Design Rules mit den impedanzkontrollierten 
Leitungen von Altium zu verheiraten.

Ich benötige, je nach Bauteil, unterschiedliche Leitungsgeometrien 
(Leitungsbreite / Clearence).

Jetzt habe ich mir drei unterschiedliche Leitungstypen angelegt und 
wollte diese in die Design Rules einpflegen. Wenn ich aber, wie im Bild 
gezeigt, die drei Regeln separat für die gleiche Leitungsklasse anwende, 
wird immer nur die oberste Regel angewandt aufgrund der Priorisierung.

Ich denke irgendwie kann man es mit den Query beschreiben, aber leider 
bin ich bis jetzt noch nicht drauf gekommen. Habt Ihr eine Idee, wie ich 
mein Problem elegant lösen könnte?

Vielen Dank und Grüße,
fabi

[Gerhard O. (gerhard_)]

Moin,

das fängt mit dem Schaltbild an. Zuerst werden die differenziellen Paare 
mit einem von Dir erstellten Namen wie z.B. USB-Paar.(Bild5/10)

Dann plaziere an jede Differenzial Verbindung ein Net. Ganz wichtig: 
Diese Nets muessen mit "_P" und "_N" enden. Z.B. "USB-D_P" und "USB-D_N"

Auf der LP Seite muss dann eine Impedanzregel aufgestellt werden. Das 
kann man wie im Bild 3 gezeigt manuell eingeben oder als Impedanzregel 
vorbestimmen.

Im Layerstack Manager den "Impedanz" Tab anwählen. Dort kannst Du alles 
festlegen. Z.B. gilt Impedanz Definition "D90" fuer USB bei mir.

Dann eine Rule erstellen die so wie gezeigt die "D90" einbindet.

Dann anfangen zu routen...(Bild7/8)

Vielleicht kann Dir das jemand hier besser erklären. Zumindest siehst Du 
die notwendigen Schritte.

[Fabian Z. (fabi_z)]

Vielen Dank für die schnelle Rückantwort. Das hilft mir auch viel 
weiter, jedoch löst es nicht ganz mein Problem. Bei mir handelt es sich 
nicht um eine differentielle Leitung, sondern um eine einfache „Single 
Coplanar CPW“

Funktioniert dein Prinzip auch für mein Problem?

Vielen Dank dir für die Unterstützung.