SWD Master in FPGA

[Kolja W. (kawk)]

Hi,

kennt jemand existierende Logik, die man in ein FPGA einbetten könnte, 
um damit einen Cortex-M Prozessor über SWD oder auch JTAG zu debuggen?

Konkret habe ich hier einen Aufbau, in dem ein STM32H7 an ein FPGA 
angeschlossen ist, das ihm drahtlose (optische) Kommunikation mit der 
Aussenwelt ermöglicht (100Base-FX <=> RMII). Und da würde ich gerne noch 
eine Debug-Möglichkeit schaffen, die die optische Verbindung mit nutzt.

Denkbar wäre, dass im FPGA Ethernet Frames zB UDP autonom interpretiert 
werden, zu Aktionen auf SWD führen und die Ergebnisse ebenfalls als 
Frame rausgehen. Vielleicht angelehnt an DAPlink oder so. Logik, um 
Frames aus dem Datenstrom auszuleiten oder switch-mässig einzufügen ist 
bereits vorhanden.

Bisher muss man dafür einen Debug-Adapter anstecken, aber man könnte 
genausogut ein paar Drähte auf dem Board zum Testpads am FPGA fädeln. 
Für drahtloses Debugging könnte man natürlich was mit WiFi anstecken 
(etwa einen ESP32 mit BlackMagic Firmware), aber schöner wäre es ohne 
extra Hardware, schon allein aus Platz- und Energiegründen

Es geht nicht darum, das FPGA vom STM32H7 aus zu konfigurieren oder 
debuggen, sondern eben umgekehrt. Bei dem FPGA handelt es sich aktuell 
um ein Intel Cyclone 10CL016 mit noch einigem freien Platz für solche 
Logik.

Danke für Ideen
Kolja

P.S. Über die Host-Seite mache ich mir weniger Gedanken, da könnte man 
sicher was an OpenOCD anflanschen etc., das ist erstmal zweitrangig