Moin, ich bin neu in der VHDL Welt. Darum mache ich immer nur kleine Schritte in der Programmierung und will mir die Signale dann in chip scope angucken od alles ok ist. Allerdings sind die Schritte oft so klein das die erzeugten Siganle noch nicht wo anders angebunden sind und somit auch noch nicht gebraucht werden. Somit werden sie einfach weg minimiert. Bis jetzt konnte ich mir immer nur helfen indem ich die Signale kurz auf einen Pin gelegt habe das ist aber nicht das wahre. Besonders jetzt wo ich mir einen zähler in chip scope angucken will. Da müßte ich ja alle 16 Bit auf ausgänge legen. Hier mal die Fehlermeldung WARNING:Xst:1291 - FF/Latch <laengencounter_BLOCK/Datenlaenge_int_0> is unconnected in block <Ethernet>. Gibt es einen tolen Trick das die Signale nicht einfach weg minimiert werden obwohl sie (noch) nicht gebraucht werden bzw nirgends angeschlossen sind? Danke
Ich denke, beim Zähler reicht es, wenn Du das höchstwertige Bit benutzt (z.B. auf einen Ausgang legst). Die anderen Bits können dann nicht wegoptimiert werden, außer der Zähler zählt z.B. +2 Jörg
Warum guckst du denn nicht erstmal mit ModelSim? Da erkennt man doch schon die meisten Probleme und Fehler.
Ah ok das ist ne gute Idee Gibt es aber überhaupt eine andere Möglichkeit das die Signale nicht weg optimiert werden?
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.