Hallo Birger,
>Nun habe ich eine Frage zu den Einstellungen von VPBDIV. Warum wird der
>Pclk auf 30MHz gesetzt und nicht auf einen anderen Wert? Hat das einen
>bestimmten Grund?
VPBDIV teilt den Prozessortakt für die Peripherie. Wahrscheinlich läuft
der µC mit 60 MHz, 60/2 währen dann 30 MHz.
Warum die Bits in IODIR1 kann man nicht sagen, wahrscheinlich hat es
etwas mit der restlichen Code zu tun, auf die Funktion sollte es keinen
Einfluss haben.
>Wo wird bei ADCR gesagt das der AIN1 mit 3 MHz läuft? Rechnet man hierfür
>30 MHz (Pclk) / 10-bit ?
Lies mal im Datenblatt, was in das ADCR-Register reinkommt: die Bits
8-15 sind der Prescaler für den ADC. In diesem Fall sind es 0x06. 30
MHz/(0x06+1)=4,29 MHz, der ADC wird also mit 4,29 MHz betrieben un nicht
mit 3 MHz, der Kommentar ist also falsch.
MfG Mark