wie kann ich einen std_logic_vector(1 downto 0) in einen std_logic_vector(3 downto 0) mittels VHDL konvertieren? DANKE
Öhhh? Einfach im Editor hinschreiben, was Du brauchst. Oder mal unter "Concatenation" (&)nachsehen, vielleicht meinst Du das?
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.