200MHz DDS-Generator

Übersicht

In diesem Projekt soll versucht werden, einen hochwertigen, aber trotzdem kostengünstigen Sinus-Generator mit einer maximalen Ausgangsfrequenz von 180MHz bis 200MHz auf Basis einer DDS zu bauen. Die Materialkosten sollen 200€ nicht überschreiten.

Spezifikationen

180MHz
Option um mit Aliasfilter bis 360MHz und ggf. 620MHz zu erzeugen - hierbei aber das Phasenrauschen im Auge behalten. Ggf. ist diesbezüglich eine Lösung mit einem Mischer und PLL vernünftiger (aber auch teurer).
Sinus Ausgang
Optional Rechteck Ausgang via Komparator
DC-Offset?
Ausgangspegel bis 23dBm, einstellbar
Modularer Aufbau, damit Funktionen ergänzt oder weggelassen werden können
Option zum Einspeisen eines externen Referenztaktes
Option: guter CTXO (z. B. von CMAC) zu verlöten
Option: Steuerung via Bluetooth->Seriell-Wandler

Pflichtenheft

Zweck: Hier sollen die exakten Spezifikationen für den DDS-Generator festgehalten und verwaltet werden

Kurze Beschreibung der Baugruppen:

Der DDS Generator soll modular aufgebaut werden damit HF Dichtigkeit gewaehrleistet ist. Die Schaltung soll wie folgend in Baugruppen aufgeteilt werden:
- Netzteil/DC Power Schaltung. Stellt alle Spannungen bereit und elektonische Hybrid/uC Ein/Ausschaltungsteuerung. Spannungen je nach uC, jedenfaflls +12V, 5V. Die DDS Baugruppe soll eingebaute Regler fuer 3.3V/1.8V mit Rauschfilterung haben
- DDS Hauptmodul mit DDS IC, Filter, Verstärker, Pegel Feineinstellung, AM Modulator
- Digital gesteuerter HF Abschwächer mit entweder I2C oder Direkter Relaissteuerung.
- Optionaler DSP FM Modulator zur Nachrüstung um digitale FM Modulation(FM, FSK, PSK, FM-Stereo) zu ermöglichen.
- uC Hautptplatine. Entweder selbstgefertigt oder kommerzielle Platine
- USB Interface mit FTDI232RL
- Optionale CGI Web Server Modul fuer Steuerung der DDS Funktionen mit Web Browser oder LabVIEW oder ähnlich.

Abmessungen:

Userinterface - Anzeigen:

Definition Umweltbedingungen:

Der Generator soll von -20°C bis 85°C lagerfähig sein. (Lagertemperatur)
Die Elektronik soll von 0°C bis 55°C einsatzfähig sein. (Betriebstemperatur)
Die Elektonik soll von -20°C bis 85°C versandfähig sein. (Versandtemperatur)
Die Schaltung soll von 600 bis 1200 mbar arbeiten.
Die Luftfeuchtigkeit, in der die Schaltung einwandfrei arbeitet soll zwischen 20% und 80% liegen. (Nicht kondensierend)

Wasserdichtigkeit /IP-Klasse: IPX0

Netzeingang, Sicherungen, Netzfilter:

Es soll eine Sicherung vorgesehen werden.
Es soll ein Varistor gegen Surges / Spikes vorgesehen werden.

Normen und Standards:

Sicherheitsfunktionen:

Spezielle Sicherheitsfunktionen sollen nicht vorgesehen werden.

Schutzfunktionen:

Sicherungen:

Abschaltungskriterien:

Servicefunktionen:

Einige BITE Funktionen sind wuenschenswert.
Eingebaute uC Abgleichhilfen sollten nach Moeglichkeit in Betracht gezogen werden.

Definitionen Betriebsspannungen:

Pegel:

Der Ausgangspegel soll den Bereich von mindestens +13dBm bis -136dBm in 0.01dB Schritten überstreichen.
Der Abschwächer soll einen Bereich bis 127dB in 1dB Schritten haben. Zwischen 1dB wird der Ausgangspegel des DDS DAC fein eingestellt.
System Impedanz soll 50Ω sein.

Ausgänge:

Hauptausgang im Bereich von +13dBm bis -136dBm.
Sync Ausgang in TTL/CMOS
Sweep X Ausgang 0-10V zur Ansteuerung eines Oszilloskop mit 10bit Aufloesung.
TTL Markerausgang mit der DDS Abstimmung gekoppelt so dass genaue Frequenzmessungen mittels der DDS Anzeige und Oszilloskopdarstellung möglich sind. TTL Pegel.

Eingänge:

Eingang fuer einen HF Detector mit logarithmischen Ausgang so dass man den DDS Generator fuer Netzwerkmessungen bequem verwenden kann. Die HF Werte sollen über die Schnittstellen ansprechbar sein so dass ein PC zur weiteren Anzeige und Steuerung dienen kann. Der HF Detector kann analog oder digitale Ausgaenge haben(I2C, SPI, UART, USB) mit mindestens 16-bit Aufloesung.
Externer Referenzfrequenzeingang zwischen 1-40MHz. Nachführung der DDS Zeitbasis entweder mit schmalbandiger PLL (solange der Oszillator elektronisch abgestimmt werden kann) oder digitale Kompensation mittels Frequenzzähler und uC Korrektur in der DDS Datenaufbereitung.

Aufbau Leiterplatten:

Die Leiterplatten sollen aus 1,6mm starken FR4 gefertigt werden.
Die Leiterplatten sollen 2-Lagig ausgeführt werden.
Die Leiterplatten werden mit Stopplack unten und oben versehen.
Es wird kein Bestückdruck vorgesehen.

Design Details:

Isolationen sollen, wenn möglich mit 5/3mm Luft und Krichstrecke ausgeführt werden.

Teiler für analoge Signale sollen als Widerstände eingeplant werden.
Alle wichtigen Ein- und Ausgänge sollen mit einem PAD zur Prüfen versehen werden.
Die minimale Leiterbahnbreite soll 0,2mm betragen.
Der minimaler Restring soll 0,2mm betragen.
Der minimaler Abstand soll 0,2mm betragen.
Beschriftungen sollen ins Kupfer geschrieben werden.
Die Leiterplatten soll mit "TOP" und "BOTT" gekennzeichnet werden.
Die Leiterplatten soll mit zwei Fiducicals versehen werden. ( 1.5mm Kreis Kupfer, Stopplack 2mm im Quadrat ausgespart.)
Die Leiterplatten sollen mit XXX gekennzeichnet werden.

Ausführliche Schaltungsbeschreibung:

Stromversorgungsbaugruppe:
Die Stromversorgungsbaugruppe soll zwei Eingänge besitzen.
Beide Eingänge sollen von 8-30V Eingangsspannung ausgelegt sein.
An einen Eingang soll ein internes Netzteil angeschlossen werden.
An den zweiten Eingang soll ein externes Netzteil angeschlossen werden.
Optional soll eine Lademöglichkeit für die nachträgliche Aufrüstung mit Lithium-Ionen-Akkus vorgesehen werden.
Die beiden Spannungen sollen miteinander "Ver-Odert" werden. Dazu soll eine Ideale Diode mit MOSFET und Steuerchip von Linear Technology eingesetzt werden.
Die 12V sollen mit einem Spannungsregler Typ LTC3780 von Linear Technologie erzeugt werden.
Die 5 Volt sollen mit einem Spannungregler Typ LM25575 von National erzeugt werden.
GGv. sollen die Spannungen auf 12,5V und 5,5V eingestellt werden, um auf den folgenden Baugruppen eine rausch und ripple-freie Spannung mit einem LDO erzeugen zu können.

Anzeigeeinheit:

LCD 4x20 HD44780 kompatibel oder ein Grafik-LCD-Display-Modul.
Menüführung über Tasten oder opt. Encoder.

Blockschaltbild

Hier ist ein vorläufiges Blockschaltbild von meinem geplanten Konzept mit dem AD9951 als DDS Kern.
Datei:DDS Blockdiagram R2.pdf

Komponenten

Steuerteil

Die Steuerung soll ein µC (ATMega) übernehmen. Über eine Tastatur, einen Inkrementalgeber und ein alphanumerisches 2*16 Zeichen Display können die Parameter eingestellt werden. Zusätzlich ist die Steuerung und Programmierung über eine isolierte USB Schnittstelle (FT232 Bus Supply o.ä. mit Optokoppler an TX und RX Signal) möglich.

DDS

Als DDS Chip könnte der AD9951 dienen (Datenblatt). Allerdings hat der AD9954 bei fast gleichem Preis einen integrierten Komparator und ein 1024x32 RAM welches das Frequenz sweeping erleichtert: Datenblatt Da der Chip einen symetrischen Ausgang hat kann sein Signal über einen Breitbandübertrager geführt werden um Störungen zu reduzieren. Die Möglichkeit, den Chip leicht zu übertakten, muss noch geprüft werden.

Als Alternative bietet sich der 9910 an, der standardmässig bis 400MHz arbeiten kann und eine Reihe weiterer Modulationsfunktionen bietet.

Filter

Verstärker

Abschwächer

Zur Zeit ist ein binärer Abschwächer mit 127dB Bereich und den G6K-2P Relais im Aufbau zur Erprobung. I2C Schnittstelle mit TPIC2810 und optionales EEPROM für Korrekturtabelle. Frequenzbereich DC-300MHz. Mehr Informationen kommen in den nächsten paar Wochen.

Gehäuse

Als Gehäuse ist eventuell ein Aparaturgehäuse wie das CP-15-33 sinvoll: Datenblatt. Eine andere hochwertigere und teurere Möglichkeit ist ein Metallgehäuse.

Ressourcen

Nützliche Infos

Vorschläge sind jederzeit willkommen!

Diskussion zu diesem Projekt: http://www.mikrocontroller.net/topic/166831

▶ Dieser Artikel

▶ Benutzer

▶ Suche

▶ Werkzeuge