Hallo,
ich möchte gerne ein eigenes VHDL Design über FSL an einen Microblaze
anbinden. Das Design beinhaltet Xilinx IP Cores.
Das Erstellen Netlist funktioniert. Aber wenn ich versuche einen
Bitstream zu erstellen bekomme ich eine Fehlmeldung für jeden IP Core.
1 | ERROR:NgdBuild:604 - logical block
|
2 | 'fir_mod_0/fir_mod_0/u_online_algo_fir/fir_comp' with type 'fir_matched'
|
3 | could not be resolved. A pin name misspelling can cause this, a missing edif
|
4 | or ngc file, case mismatch between the block name and the edif or ngc file
|
5 | name, or the misspelling of a type name. Symbol 'fir_matched' is not
|
6 | supported in target 'virtex6'.
|
Wie ich das Projekt erstellt habe:
- neues Projekt mit Microblaze in XPS erstellt
- FSL Template mit dem Create or Import Wizard erstellt
- FSL Template mit der ISE geöffnet und bearbeitet (eigenes Design
hinzugefügt)
- geändertes FSL Template Design mit dm Create or Import Wizard wieder
importiert (die vhdl- Dateien)
- zwei FSL Link erstellt und den Microblaze mit dem Design verbunden
- Netzliste erstellt
- versucht Bitstream zu erstellen
Hat jemand eine Idee wo der Fehler liegen könnte?
Danke und schöne Grüße