Hallo allerseits. Eine kurze Frage: DArf ich annehmen, dass eine Zeile Programmcode, die aus einer if-Anweisung oder einer While-Abfrage besteht, genau einen Rechenzyklus erfordert? Sprich bei 10Mhz Taktung dauern zehn if-Abfragen (ohne Verschachtelung) genau eine Mikrosekunde? Darf man so einfach rechnen, oder ist es doch schwieriger? Wo findet man denn INformationen über die benötigten Taktzyklen pro Befehl?
Großes Fragezeichen schrieb: > Darf man so einfach rechnen, oder ist es doch schwieriger? Nein darf man nicht. > Wo findet man > denn INformationen über die benötigten Taktzyklen pro Befehl? Das kommt ganz drauf an. Du kannst dir das Listing anschauen und die Taktzyklen der Assemblerbefehle zusammenrechnen. :-)
Großes Fragezeichen schrieb: > DArf ich annehmen, dass eine Zeile Programmcode, die aus einer > if-Anweisung oder einer While-Abfrage besteht, genau einen Rechenzyklus > erfordert? > Sprich bei 10Mhz Taktung dauern zehn if-Abfragen (ohne Verschachtelung) > genau eine Mikrosekunde? > > Darf man so einfach rechnen, oder ist es doch schwieriger? Wo findet man > denn INformationen über die benötigten Taktzyklen pro Befehl? Falsche Denkweise. Taktzyklen spielen hier garkeine Rolle. Es geht um die Signallaufzeit, aus der berechnet sich dann die maximale Taktfrequenz. If Abfragen ohne Verschachtelung, also welche die nicht voneinander abhängig sind werden parallel generiert und somit ist die Laufzeit von einer Abfrage (also einem Comparator) die gleiche wie von 10. Gatterlaufzeit kommt auf die Technologie an. Achja, vergessen, while gibt es bei FPGAs in dem Sinne eigentlich nicht. Bist du sicher, dass du im PLD Bereich richtig bist und nicht doch eher einen Mikrocontroller vor dir hast?
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.