BGA Design Rules

[Kleiner (Gast)]

Hallo Leute,

ich habe mal ein paar Fragen zu Designrules bei BGAs.
Bislang habe ich viele 256 Ball BGAs mit 1mm Pitch (genauer Spartan 3 
FPGAs) auf sechs lagen geroutet. Das ging noch ganz gut mit 0,3mm Vias 
(12/24mil).
Lagenaufbau:
1 Signal
2 GND
3 Vcc
4 Vcc
5 GND
6 Signal

Zur Schande muss ich aber gestehen, das oft nur eine VCC Lage benutzt 
wird und die andere ebenfalls als Signallage herhalten muss. - Ja ich 
weiß, alles andere als schön!


Jetzt wird bei uns massiv nach kleineren Leiterplatten und höheren 
Packungsdichten geschrien.

Also Folge daraus wurden jetzt schon teilweise Bauteile mit 0,75mm Pitch 
benutzt. Da musste ich schon 8/16mil Vias und 4 mil  Tracks benutzen um 
da ordentlich raus zu kommen.

Aber demnächst werden wohl IGLOOnanos FPGAs bei uns Einzug halten. Diese 
verflixten Biester haben nurnoch 0,5mm Pitch!
Wie routet man das noch ordentlich?

Auch habe ich noch nie mit Burried Vias gearbeitet - aber ich denke 
spätestens dann stehen die wohl an.

Kann vielleicht jemand was zum Routen und den Rules bei 0,5mm Pitch BGAs 
sagen?

Und noch mal eine Frage am Rande: Habt Ihr auch Probleme bei den Größen 
der Leiterplatten in Bezug auf (Zitat des Chefs) "...das muss kleiner 
werden, Platinenfläche ist teuer..."

Vielen Dank schonmal

[Silvia A. (silvia)]

Kleiner schrieb:
> "...das muss kleiner
> werden, Platinenfläche ist teuer..."

kleiner heisst nicht unbedingt billiger. Ganz im Gegenteil, größere 
Platinen sind oft billiger, da dann weniger Layer gebraucht werden. Wenn 
es billiger werden soll, ersetze die BGAs durch TQPFs und route 2 Lagig. 
Klar, geht nicht immer, aber wenn es geht, spart man enorm. Dafür wird 
allerdings das Routen länger dauern.

[Jörn K. (joern)]

Kleiner schrieb:
> Aber demnächst werden wohl IGLOOnanos FPGAs bei uns Einzug halten. Diese
> verflixten Biester haben nurnoch 0,5mm Pitch!
> Wie routet man das noch ordentlich?

Du kannst bei Würth mal nachschauen was dort empfohlen wird:

http://www.we-online.de/web/de/formulare_extra_fenster_modus/form_1015014.php?blank

Ansonsten beim Leiterplattenhersteller deines Vertrauen nachfragen.

[Marius S. (lupin)]

Ich kram das mal wieder hoch. Von Xilinx gibt es einen User-Guide dazu:
http://www.xilinx.com/support/documentation/user_guides/ug112.pdf

Ich habe mir das CP132 Package mal angeschaut. Dazu gibt es ein Extra 
Dokument:
http://www.xilinx.com/support/documentation/white_papers/wp165.pdf

Drill soll 150µm sein, Strichstärke 75µm. Schön und gut... Wo kann man 
sowas fertigen lassen? In Großserie wird sich da sicher jemand finden, 
aber was ist wenn man erst einmal einen Prototypen braucht?

Ich konnte bisher noch keinen Fertiger finden, der unter 100µm 
Strichstärke als Prototypen anbietet.

Werden solche Platinen noch mit den konventionellen Mitteln hergestellt 
oder werden da andere Fertigungsverfahren angewendet?

[hardwerker (Gast)]

Unsere Prototypen mit 3mil lassen wir von Elekonta aus Gerlingen 
fertigen.
Die können das. Die Prozesse dazu muss man halt im Griff haben. ;)

[Reinhard Kern (Gast)]

Marius S. schrieb:
> Ich konnte bisher noch keinen Fertiger finden, der unter 100µm
> Strichstärke als Prototypen anbietet.

Aber, aber - gib bei Multi-cb 75µ ein und lass kalkulieren. Es werden 
auch noch 50µ akzeptiert.

hardwerker schrieb:
> Die können das. Die Prozesse dazu muss man halt im Griff haben. ;)

Eben. Es erwartet ja niemand, dass sich das mit Laserdrucker und 
Tonertransfer machen lässt. 0,15 mm Bohrer sind schon eher ein Problem, 
aber auch ausreichend im Angebot. In der Xilinx-Doc steht eigentlich 
alles drin, aber wenn man vom Pad-Durchmesser ausgeht (0,27 mm), den man 
immer nach Herstellerangabe einhalten sollte, kommt man aufs gleiche 
wenn man selber nachrechnet.

Gruss Reinhard

[T. roll (Gast)]

Aeh. Ja Eurocircuits macht sowas nicht mehr.... aber Andere. Und nicht 
fuer ein Butterbrot... aber wenn man ordentlich Geld in die Hand 
nimmt...