ieee.numeric_std.all

[PeterPan (Gast)]

hallo,

ist es Absicht des minimalistischen Designs oder Dummheit,
dass unsigned signale keine Gleich/Ungleichoperationen in
der numeric_std package mitbringen?

Mein work-around besteht aus dem cast nach std_logic_vector
mit anschliessendem Vergleich.

Gruß

[Christian R. (supachris)]

Hä? Das wäre ja ganz neu. Ich hab überall Vergleiche von unsigned 
Signalen mit der numeric_std drin, und das geht einwandfrei. Klingt eher 
als verwendest du die numeric_std parallel zu einer der alten Synopsis 
Libs...dann gibts lustige Fehler.

[PeterPan (Gast)]

Christian R. schrieb:
> Klingt eher
> als verwendest du die numeric_std parallel zu einer der alten Synopsis
> Libs...dann gibts lustige Fehler.

eben nicht, ich habe dieses arith package nicht in Benutzung.
es gibt keine Funktion die unsigned Signale mit einem konstanten
Literal ala x"FF" vergleichen kann. Das ist doch zum Ko** :)

[Christian R. (supachris)]

Mal schnell getestet:

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.NUMERIC_STD.ALL;


entity Test is
    Port ( Input :   in  STD_LOGIC_VECTOR (15 downto 0);
           Equal :   out  STD_LOGIC;
           Greater : out  STD_LOGIC;
           Less :   out  STD_LOGIC);
end Test;

architecture Behavioral of Test is

Signal InValue : unsigned(15 downto 0);

begin

  InValue <= unsigned(Input);
  
  Equal <= '1' when InValue = x"ABCD" else '0';
  Greater <= '1' when InValue > x"ABCD" else '0';
  Less <= '1' when InValue < x"ABCD" else '0';
  
end Behavioral;

Keine Fehler bei der Synthese, keine im Simulator. Siehe Bild. Xilinx 
ISE 13.1 mit ISim.

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

PeterPan schrieb:
> es gibt keine *Funktion*
Nein. Aber die Operatoren  =  >  <  <=  >=  /=

Und natürlich muß die Wortbreite passen:
du kannst z.B. einen 10 Bit Vektor nicht mit x"321" vergleichen.

Zeig doch einfach mal, WAS bei DIR nicht geht.