The introduction of the industry-leading 28 nm 7 series FPGAs by Xilinx has greatly expanded the capabilities of the integrated analog subsystem over previous generations of FPGA families. The analog subsystem in the 7 series is called the XADC and includes dual, independent, 1 Megasample per second (MSPS), 12-bit Analog-to-Digital Converters (ADCs), and a 17-channel analog multiplexer frontend. Aus: http://www.xilinx.com/support/documentation/white_papers/wp392_Agile_Mixed_Signal.pdf Umhauen tut mich das nicht, sie tun aber so als wäre es DIE Revolution.
Ich bin absoluter FPGA Einsteiger, aber ich würde einen ADC/DAC eher als Extra-Komponente sehen, welcher an einem FPGA hängt. Da gibt es mehr als genug Spezialisten zu. Ist die 7er Serie die erste mit so etwas, oder gibt es das häufiger?
Microsemi (aka. Actel) hat das schon eine gefühlte Ewigkeit am Markt... > Ist die 7er Serie die erste mit so etwas, oder gibt es das häufiger? Die Frage ist: wer braucht so einen lahmen (1MS/s) und ungenauen ADC (12Bit, wenns gut geht) an einem FPGA, das eigentlich für hochparallele und schnelle Signalverarbeitung gut ist?
Lothar Miller schrieb: > Die Frage ist: wer braucht so einen lahmen (1MS/s) und ungenauen ADC > (12Bit, wenns gut geht) an einem FPGA, das eigentlich für hochparallele > und schnelle Signalverarbeitung gut ist? Ok, wenn selbst Du das sagst. ;-) Ich bin von so einer Anwendung noch Jahre entfernt, würde mir aber selbst eher einen ordentlichen externen Wandler schnappen. Eine Anwendung die mir für den internen Wandler einfiele wäre eine Überwachung der Betriebsspannung. Keine Ahnung ob das sinnvoll ist.
Jan S. schrieb: > Eine Anwendung die mir für den internen Wandler einfiele wäre eine > Überwachung der Betriebsspannung. Keine Ahnung ob das sinnvoll ist. Durchaus sinnvoll, wird aber seit dem Virtex 5 vom SYSTEM_MONITOR erledigt. Da gibts jetzt schon einen integrierten ADC mit Muxer und 10 Bit Auflösung. Der kann neben den Betriebsspannungen und der Temperatur-Diode noch bis zu 16 externe differenzielle Eingänge messen. Ist mit 200kS/s nicht sehr schnell, aber für solche Überwachung durchaus geeignet.
Jan S. schrieb: > Eine Anwendung die mir für den internen Wandler einfiele wäre eine > Überwachung der Betriebsspannung. Keine Ahnung ob das sinnvoll ist. Da könnte man einen billigen AD7490 für 6$ anschnallen und dort platzieren, wo die analogen Signale wirklich zuhause sind...
Lothar Miller schrieb: > Microsemi (aka. Actel) hat das schon eine gefühlte Ewigkeit am Markt... > >> Ist die 7er Serie die erste mit so etwas, oder gibt es das häufiger? > Die Frage ist: wer braucht so einen lahmen (1MS/s) und ungenauen ADC > (12Bit, wenns gut geht) an einem FPGA, das eigentlich für hochparallele > und schnelle Signalverarbeitung gut ist? Genau das dachte ich auch. 1MSPS haben ja schon die meisten 8-bit uC, geschweige denn die Cortex-M3s... die auch noch billiger und einfacher zu handhaben sind.
X- Rocka schrieb: > geschweige denn die Cortex-M3s Du hast den Finger auf dem Puls: in der 7er-Serie sind auch Derivate mit ARM-Core, aber ohne Peripherie. Gut: Zähler, PWM und so kann man sich mit dem FPGA nach Bedarf dazubasteln, aber es fehlt dann eben noch die analoge Welt der uCs...
Xilinx entwickelt die Chips ja nicht für Hobbybastler, sondern für die Industrie mit hohen Stückzahlen. Da will keiner einen Systemmonitoring-Chip, wenn er den auch fast kostenlos mitgeliefert bekommen könnte. Einen Bastler interessiert es nicht, wenn er eine geringfügig größere Platine und vielleicht noch einen ADC für ein paar Euro braucht, in Stückzahlen ist das aber richtig viel Geld. Mir würden zig Anwendungen einfallen, bei denen ein relativ langsamer, niedrig auflösender ADC in einem FPGA extrem sinnvoll ist. Sei es nur mal einen Temperatursensor auszuwerten, irgendeine Spannung zu überwachen, ein Poti einzulesen oder ähnliches. Wenn man wirklich High-Speed-Signalverarbeitung machen möchte, kommt man um einen dedizierten Chip natürlich nicht herum. Dafür sind die Halbleitertechnologien, auf denen ein FPGA gefertigt wird, auch gar nicht geeignet. Aber für Hilfsaufgaben ist ein einfacher integrierter ADC schon extrem praktisch.
Ich sehe das ähnlich, wobei ein Grossteil des Marktes für FPGAs eben genau diese einfachen APPs sind. Das lohnt sich schon, zumal man auch solche Themen wie Liefergarantie und replaceability mit EINEM Hersteller besser in den Griff bekommt, als wenn man mehrere Billigteil-Hersteller bitten muss, doch bitte in 2 Dekaden noch einen pin-kompatiblen Chip anzubieten, dass man einfach Nachbestücken kann und nicht umdesignen muss. Ich denke (ungeachtet der Xilinx-typischen Prozzerei) im Übrigen wirklich, dass das eine Art Revolution ist, weil die Tendenz eben zu immer mehr Integration geht und wir immer mehr dahin kommen werden, dass komplette Systeme nur noch konfiguriert werden, statt sie aufzubauen. In Sachen Prototyping ist das schon einmal sehr vorteilhaft: Man hat dann in EINEM Simulator und EINER Umgebung auch das Analoge gleich mit drin. Dasselbe gilt für den Entwurf mit MATLAB: Es werden gleich komplette Regelschleifen mitsimuliert und in die HW-Comilation gepackt. Das ist der erste Schritt dahin, und zwar deshalb, genau weil Xilnx ihn geht. Denn die sind marktbestimmend und können die Designlandschaft stark beinflussen. Ich gehe davon aus, dass wir in 10 Jahren regelmäßig mit SOC-Systemen bauen werden, die Analoges, Interfaces, analoge Filter, DSP und PPC-cores enthalten, die allesamt programmiert werden - freilich von ganzen Teams mit Spezialisten und dann auch bitte mit viel besseren Schaltungen, als hier oben genannt sind. :-) Die Frage ist nur, wie man diese Dinge dann entwirft! Ich habe grosse Probleme, mir vorzustellen, dass ausgerechnet die Firma Xilinx eine funktionierende Toolchain dafür hinbekommt. Da wimmelt es ja jetzt schon nur so vor bugs und es fehlt auch noch Vieles von dem, was man für komplexere Systementwürfe benötigt: Beitrag "Re: Wie konstruiert man strukturiertes VHDL?"
Stefan L. schrieb: > Einen Bastler interessiert es nicht, wenn er eine > geringfügig größere Platine und vielleicht noch einen ADC für ein paar > Euro braucht, in Stückzahlen ist das aber richtig viel Geld. Du implizierst, dass ein ADC im FPGA billiger wäre als ein FPGA mit externem ADC. Was verleitet dich zu dieser Annahme? > Aber für Hilfsaufgaben ist ein einfacher integrierter > ADC schon extrem praktisch. Dann mache ich eben als kommerzieller Anwender den angesprochenen AD-Wandler ans FPGA oder einen kleineren, so wie ich das gerade brauche. Und muß mich im Analogdesign nicht auch noch um das (insgesamt doch sehr digitale) FPGA scheren... > Mir würden zig Anwendungen einfallen, bei denen ein relativ langsamer, > niedrig auflösender ADC in einem FPGA extrem sinnvoll ist. Betrachte es genauer und heraus kommt sowas wie bei einem uC (als Softcore) auf einem FPGA: wirtschaftlicher Unsinn. Und nur die Wirtschaftlichkeit interessiert in der Industrie...
Lothar Miller schrieb: > Du implizierst, dass ein ADC im FPGA billiger wäre als ein FPGA mit > externem ADC. Was verleitet dich zu dieser Annahme? Ein bisschen zusätzliche Chipfläche ist quasi immer wesentlich günstiger als ein komplettes Bauteil + Außenbeschaltung. Bestückungskosten spielen da eine nicht gerade unwichtige Rolle. Lothar Miller schrieb: > Dann mache ich eben als kommerzieller Anwender den angesprochenen > AD-Wandler ans FPGA oder einen kleineren, so wie ich das gerade brauche. Wenn es ums Geld geht, wirst du das eben nicht machen. Da schmerzen jede 10 Cent, die du ausgibst. Lothar Miller schrieb: > Und muß mich im Analogdesign nicht auch noch um das (insgesamt doch > sehr digitale) FPGA scheren... Bei den von mir genannten Hilfsanwendungen ist das Analogdesign weniger kritisch. Bei hochgenauen oder schnellen Anwendungen führt am dedizierten Analogwandler nichts vorbei. Lothar Miller schrieb: > Betrachte es genauer und heraus kommt sowas wie bei einem uC (als > Softcore) auf einem FPGA: wirtschaftlicher Unsinn. Da schränkst du deine Sichtweise doch sehr ein. Es gibt sehr viele Anwendungen, in denen der Softcore wirtschaftlich sehr attraktiv ist. In jeder Anwendung, in denen ein FPGA benötigt wird und die Leistung eines Softcore ausreicht ist dieser sehr sehr wirtschaftlich. Genauso ist es mit dem ADC.
Naja, abgesehen von der Diskussion um den Nutzen ist das aber trotzdem nichts neues, sondern ein etwas aufgebohrter SYSTEM_MONITOR. Xilinx-typisch als der ganz große Wurf vermarktet... An sich aber nett, wir nutzen in einem neuen Design auch den V5 und überwachen die Elektronik mit dem System_Monitor. Ist ja eh drin, und erspart externe ADCs. Für so einen Kleinkram wie VCCs und Temperaturen ideal.
Ist ein alter Hut, Xilinx typisch natürlich als absolute Sensation vermarktet. Wer nen FPGA mit ARM und Analogteil benötigt, kann seit geraumer Zeit zum Smart Fusion von Actel greifen....
Wenn schon, wäre ein Dual 8-10Bit-AD/DA mit ~125MSps/s interessant. Damit könnte man richtig schöne DSP/SDR-Sachen machen... WLAN, DVB-S/S2/T/C, DAB, DSL, etc.
Actually a number of target apps have been presented since the initial announcement, that suit the 2 x 1MSPS/12 bits: motor control of N motors, external board monitoring, HMI (touch screen), etc. In each case you would need external circuitry to have these apps - but with the XADC, it seems you can do it all internally. Maybe in a Virtex you don't care about paying $3-$5 for this external chip, but in high volumes with a Kintex, or Artix, or even the Zynq with the embedded ARM - it is a big total cost saving.
John schrieb: > Actually a number of target apps have been presented since the initial > announcement, that suit the 2 x 1MSPS/12 bits: motor control of N > motors, external board monitoring, HMI (touch screen), etc. Hehe. Typisch: Eine ganze Reihe von Anwendungen wurden seit der Bekanntgabe vorgeschlagen, für die der 2x1MSPS/12bit-AD-Wandler geeignet ist: Zum Beispiel Anwendungen, die zwei 1MSPS/12bit-AD-Wandler benötigen.
I'm not sure I understand the joke ;) I suppose it is natural that the applications announced fit the nature of the analog in the FPGA. I was simply saying what the applications are - as some people were wondering why integrate such an A/D at all! - clearly it is to address some analog applications that are commonly used with the smaller FPGAs, like motor control, HMI, monitoring, etc etc. motor control is actually a big area - many people use the spartan series, with a number of external A/Ds to do just that, so an Artix with XADC, or even Kintex, is a pretty good combo for this.
Well if the ADC does not increase the part cost significantly then it is a good addition IMHO - even if many customers don't need it. I think an ADC is required at least as often as the dedicated MCB of the Spartan 6 which was sadly(?) removed in the 7 Series... there you also could have argued that it is not required for several customers while others found it very useful. But OK, Xilinx Marketing is ridiculous. Also bcos of making big waves for parts years before they actually go into production...
I agree - It's a very tricky balance to decide what HW most people want, without increasing the cost of the chip! From what I've heard the XADC displaces very little area on the chip, so should not add to the cost much. As for the MCB - it was removed in the 7 series, but my understanding was the rest of the hardware in the 7 series was enhanced to make a 'soft' MCB IP possible - i.e. same functionality of the MCB, but more flexible. So I wouldn't be surprised if Xilinx could create an equivalent MCB wrapper - does the customer really care if what is inside the wrapper is all hard-wired, or partially soft logic? I'd guess not if the performance is the same, or better. Finally, as for the Marketing - all companies are guilty of announcing early to some degree - but last I checked, the 7-series parts are real - silicon was produced in March - and I've seen the devices in action at a conference! So production should not be years away, but months! by the way - I found this example of one of the XADC applications in action: http://www.youtube.com/watch?v=ERQZ_JC_krY
Yes OK there were also Samples of Spartan 6 quite early - but they were not available in all variants and packages for a very long time. Actually I think there were only two(?) different Sample devices available. Full production took until beginning of this year (TQFP ones were the last) and the 7 Series was already announced for some time then. To MCB: Yes sure it may be possible to implement this in Hardware to give the same performance as of the 6 Series - but can it perform faster or at lower power consumption compared to the 45nm ASIC Implementation? I mean if it's implemented in 28nm FPGA logic it will not perform the same compared to a 28nm ASIC implementation but at best only the same as the "old" 45nm ASIC Version. Anyway - we have to take it the way it is as we can't change what Xilinx does ;-)
As for the MCB - according to my FAE, they have looked at what parts required the performance of being hardened, and what parts did not - and did just that - so it could be the best of both worlds - same performance (for the critical sections) as if it was all hardened, but flexibility of a soft solution. It sure sounds promising anyway.
Just did a bit of searching and found this very interesting pdf online: http://www.hardwareconference.nl/fileadmin/uploads_redactie_hw/2011/Sprekers/Presentaties/Antoine_Hermans.pdf it mentions the 'phaser' block, which is hard IP, that handles the memory phy interface, and lets the rest up to the fabric. So it seems my FAE was correct - the MCB functionality has been replaced, but probably made even better. From what I can see the MIG tool uses the phaser, rather and customers instantiating the phaser directly.
Ah I did not know about the "Phaser" (Stark Trek anyone? :-) ). OK - then this may perform way better than before. Thanks for the info!
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.