Xilinx Cores simulieren

[Michael Burger (Gast)]

Hallo,
ich versuche schon seit zwei Tagen einen Multiplizierer, den ich mir im 
Coregen erstellt habe, zu simulieren. Habe mir mittels Coregen unter 
Math einen normalen Multi 2x32bit mit 5 Pipelinestufen und ce erstellt. 
Dann die .v-Datei in ein neues Projekt für Spartan3E eingefügt und 
folgende Testbench drumherum gebaut:

`include "../ce_p_multiplier.v"

module mutli_tb();
reg clock, enable;
reg [35 : 0] a;
reg [31 : 0] b;
wire [63 : 0] p;

// Initialize all variables
initial begin        
  $display ("time\t clk reset enable counter");  
  $monitor ("%g\t %b   %b     %b      ", 
    $time, clock, enable, p);  
  clock <= 1;       // initial value of clock
  enable <= 0;      
  a <= 2;
  b <= 5;
  #10 enable <= 1;  
  
  
  #1000 enable <= 0; 
  #5 $finish;      // Terminate simulation
end

// Clock generator
always begin
  #5 clock <= ~clock; // Toggle clock every 5 ticks
end

// Connect DUT to test bench
ce_p_multiplier multi(
  enable, clock, a, b, p
);

endmodule

Wenn ich das ganze jetzt allerdings mit ISIM simuliere, liegt am Ausgang 
des multis eine konstante 0 an, egal was ich an die Eingänge lege und 
wie lange ich es laufen lasse.
Im Internet habe ich nur von ähnlichen Problemen mit ModelSIM gelesen, 
weil man dafür die XilinxCoreLib erst kompilieren muss. Für ISIM sind 
sie ja bereits vorkompiliert. Liegen bei mir auch etliche v-Dateien in:

F:\Vista\Xilinx\ISE_DS\ISE\verilog\src\XilinxCoreLib

Habe jetzt schon stundenlang google gefragt und Xilinx-Tutorials 
gewälzt. Muss ich die diese Corelib noch irgendwo eintragen? 
(Verilogprojekt?)

Hab die Version 12.2 des ISE und Windows 7 Prof 64bit.

Wäre froh, wenn mir jemand helfen könnte, ich bin echt am Verzweifeln...

Danke im Voraus.
Michael

[Duke Scarring (Gast)]

Michael Burger schrieb:
> egal was ich an die Eingänge lege und
Welche Polarität hat der Reset? Gibt es einen?

> wie lange ich es laufen lasse.
Wie lange ist lange?

Duke

[Michael Burger (Gast)]

Der Reset steht nur noch oben in der Ausgabeliste fürs Display 
(Copy&Paste). Genutzt wird er nicht, da der Multi selbst ja keinen Reset 
hat. Er hat nur ce, clk, a, b und die Ausgabe p.

Also laut Xilinx sollte er 6 Takte brauchen bis das Ergebnis am Ausgang 
anliegt. Aber egal ob ich 6, 10, 20 oder 103 Takte (jeweils nach dem 
ce-high versteht sich) mache liegt am Ausgang dauerhaft die 0 an.

[bernd_l (Gast)]

Michael Burger schrieb:
> // Connect DUT to test bench
> ce_p_multiplier multi(
>   enable, clock, a, b, p

sicher dass die Ports in der richtigen Reihenfolge sind?

[Michael Burger (Gast)]

Japp, da die Deklaration des erzeugten Multiplizierers so aussieht:

module ce_p_multiplier (
  ce, clk, a, b, p
)/* synthesis syn_black_box syn_noprune=1 */;
  input ce;
  input clk;
  input [31 : 0] a;
  input [31 : 0] b;
  output [63 : 0] p;

[Duke Scarring (Gast)]

Spricht was dagegen den Multiplizierer und die Pipelinestufen direkt zu 
inferieren? Wie das geht, steht im XST USer guide...

Duke

[Michael Burger (Gast)]

Inferieren?

Wo genau? Bei diesen ganzen Guides blick ich nicht mehr durch... Und 
dann sind die auch teilweise mehrere hundert Seiten lang. Hab jetzt 
allein das In deepth Tut für ISIM und den ISIM Usersguide durchgeschaut.

Ich brauche halt 7 Multiplizierer in meinem Projekt wo sie auf 3 
verschiedene Module verteilt werden sollen.

[Sebastian B. (sfreak)]

Duke Scarring schrieb:
> Spricht was dagegen den Multiplizierer und die Pipelinestufen direkt zu
> inferieren? Wie das geht, steht im XST USer guide...

Beispiele zur direkten Verwendung der ganzen Xilinx Komponenten findest 
du hier (nicht die neueste Version vermutlich):

http://www.xilinx.com/support/documentation/sw_manuals/xilinx12_4/spartan3e_hdl.pdf

Zu dem eigentlichen Problem kann ich aber nix sagen...

[Duke Scarring (Gast)]

Sebastian B. schrieb:
> Beispiele zur direkten Verwendung der ganzen Xilinx Komponenten findest
> du hier (nicht die neueste Version vermutlich):
>
> http://www.xilinx.com/support/documentation/sw_man...
Ja, aber die direkten Primitives verwende ich nur im Notfall, z.B. beim 
DCM (ich mag dieses Wizardgeklicke nicht, paßt nicht in meinen 
Workflow...)

Ich meinte
xst.pdf ->
Chapter 3 XST HDL Coding Techniques ->
Multipliers HDL Codingn Techniques -->
Pipelined Multipliers HDL Coding Techniques -->
Pipelined Multiplier (Outside, Single) Verilog Coding Example

Duke

[Christian R. (supachris)]

Gerade bei den Standard-Mul usw. muss man keinen Core verwenden. Einfach 
die Operation hinschreiben und gut. XST macht automatisch den HW-Mul 
rein, wo es geht. Das nennt sich dann "infer" im englischen. Auf Deutsch 
könnte man dazu "Aus der Beschreibung ableiten" sagen, das Wort 
"inferieren" gibts nicht.

[Michael Burger (Gast)]

Danke soweit schonmal. Aber ich brauche dann auch noch Dividierer, 
Wurzel ziehen und Expotentialfunktionen. Ist das alles so zu lösen?

Wohin könnte ich mich mit meinem eigentlich Problem melden? Weil auf 
unserem Uniserver funktioniert das Simulieren der Komponenten. Aber da 
habe ich erstens einen Virtex2p dran und VirSIM, was ich beides lokal 
nicht haben. Es muss also irgendwie gehen.

Danke nochmal.

[Duke Scarring (Gast)]

Michael Burger schrieb:
> Aber ich brauche dann auch noch Dividierer,
> Wurzel ziehen und Expotentialfunktionen. Ist das alles so zu lösen?
Für Division und Wurzelziehen habe ich State-Machines, die ich aber 
nicht rausgeben darf.

Was willst Du denn machen? Eventuell läßt sich Deine Rechnung 
vereinfachen (Division mit Zweierpotenzen geht z.B.). Wie schnell muß 
das alles gehen?
Bei vielen Berechnungen kannst Du wählen zwischen Ressourcenverbauch und 
Rechengeschwindigkeit.

Duke

[Xenu (Gast)]

Von Xilinx gibt es schon seit Jahren einen kostenlosen Dividierer-Core:

http://www.xilinx.com/support/documentation/ip_documentation/div_gen_ds530.pdf

Außerdem noch Gleitkomma, CORDIC, etc.

[Duke Scarring (Gast)]

Ja, aber Du weißt nicht, was da drin steckt.
Und Spezialwünsche berücksichtigt der auch nicht.

Duke

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Duke Scarring schrieb:
> Eventuell läßt sich Deine Rechnung vereinfachen
> (Division mit Zweierpotenzen geht z.B.).
Das kann die Synthese schon ewig, das ist bei unsigned ja nur eine 
Umverdrahtung (also nicht mal ein Shift wie bei uCs). Und bei signed 
gibts evtl. Probleme mit der Rundungsrichtung...

[Michael Burger (Gast)]

Es wird ein Raytracer in Geometrischer Algebra für Dreicksnetze. Die 
Berechnungen lassen sich nicht weiter vereinfachen. Die Division ist zum 
Normalisieren der 5D konformen Punkte. Es wird daher auch durch andere 
Werte geteilt als Zweierpotenzen, somit muss richtig dividert werden. 
Die Wurzel ist zum Normalisieren der Richtungsvektoren, somit auch nicht 
zu ändern und die Expotentialfunktion wird beim 
Blinn-Phong-Beleuchtungsmodell für den spekularen Anteil gebraucht. 
Ebenfalls nicht zu entfernen.

Habe jetzt auch schon im offiziellen Xilinxforum um Hilfe gefragt. Seit 
4 Tagen no reply :(

[Duke Scarring (Gast)]

Michael Burger schrieb:
> Es wird daher auch durch andere
> Werte geteilt als Zweierpotenzen, somit muss richtig dividert werden.
> Die Wurzel ist zum Normalisieren der Richtungsvektoren, somit auch nicht
> zu ändern und die Expotentialfunktion wird beim
> Blinn-Phong-Beleuchtungsmodell für den spekularen Anteil gebraucht.
> Ebenfalls nicht zu entfernen.
Alles klar, da brauchst Du richtige Recheneinheiten, keine abgespeckten.

Welche Bitbreite haben Deine Vektoren?
Wie schnell müssen die Berechnungen laufen?
Meine Division benötigt 1 Takt pro Bit und die Wurzelberechnung ca. 1.5 
Takte pro Bit.
Wieviel Platz hast Du dafür?
Wieviele Berechnungen müssen davon parallel ablaufen?

Alternativ könntest Du Dir auch den CORDIC-Algorithmus anschauen. Damit 
sollten sich alle Deine Berechnungen lösen lassen.

Duke

[Michael Burger (Gast)]

Den Cordic habe ich ja auch schon im Auge.

Der Algorithmus selbst ist noch in Strahlenerzeugung, Schnittest und 
Schnittpunktberechnung geteilt, mit Fokus auf dem Schnittest. Hier 
laufen 5 Multiplikationen gleichzeitig, weil die Geometrische Algebra 
dies ermöglicht. Sonst wird hier nur + und - sowie Vergleiche gebraucht.

Meine Vektoren sind allesamt 32bit breit. Ich arbeite mit einem selbst 
erstellten Fixpunkttyp, wobei nur 4 bits für vor dem Komma und 28 für 
hintendran zur Verfügung stehen (da vor dem Komma 
implementierungsbedingt max. -1 und +1 stehen kann). Beim 
Multiplikationen "biege" ich durch Shifts das Komma wieder an die 
richtige Stelle und schneide den Rest ab. Die entstehenden 
Rundungsfehler kann der Algorithmus abpuffern.

[René D. (Firma: www.dossmatik.de) (dose)]

Michael Burger schrieb:
> Den Cordic habe ich ja auch schon im Auge.
>

Den Cordic hätte ich in VHDL parat. Allerdings benutzt du einen 
Fixpunkttyp.
Wie kommst du nur mit den großen Datenmengen im Spartan 3E klar?
Alles in den exteren RAM und dann auf den VGA Port?

[D. I. (Gast)]

Wie soll man CORDIC denn sonst vernünftig machen wenn nicht mit 
Fixpunkt?

Mit Floating-Point ist das ja ewiges rumgekrüppel

[Duke Scarring (Gast)]

@Michael Burger:
Wie willst Du weitermachen? Nochmal den Ansatz mit den fertigen Cores 
probieren? Oder eigene Berechnungs-IP entwickeln?

Duke

[Michael Burger (Gast)]

@Duke
Da es eigentlich nur ein Teil, eines Teils, meiner Masterarbeit ist, 
sollte es über fertige Cores laufen, da sonst jeglicher Aufwandsrahmen 
gesprengt wird.

@Rene D
Auf dem Spartan3 teste ich nur einzelne Module mit ausgewählten 
Dreiecken und Strahlen, so dass mir seine Größe reicht. Das eigentlich 
Projekt läuft auf einem Virtex 2 an der Uni mit Unterstützung einer 
dedizierten CPU und einem Linuxbetriebssystem. Dort stürzt das Projekt 
allerdings stehts beim starten des Linux auf dem Board ab und ich 
versuche jetzt durch diese Einzeltests rauszufinden, wo genau es hängt.

[René D. (Firma: www.dossmatik.de) (dose)]

D. I. schrieb:
> Wie soll man CORDIC denn sonst vernünftig machen wenn nicht mit
> Fixpunkt?
>
> Mit Floating-Point ist das ja ewiges rumgekrüppel

Richtig.



Ich glaube Cordic hätte hier einen richtigen Einsatz.

Es sind auf direktem Weg die Funktionen

y=K*sqrt(x^2+y^2)
y=K*e^z=K(sinh(z)+cosh(z))

berechenbar.

K ist ein fester Faktor und ist nur abhängig wie oft die Iteration 
ausgeführt wird.

Bisher habe ich nur Sinus und Cosinus mit dem Cordic berechnet. Doch das 
gibt der Algorithmus mit anderen Startparameteren und 
Entscheidungskriterien beim Drehen auch her.