Hallo, wie ist es möglich, dass man wie im Anhang in einer Zwischenlage die flächig ausgeführt ist, z.B. ein Rechteck ausspart, wo keine Leiterfläche ist? Vielen Dank für Eure Hilfe! Stephan
Kevin K. schrieb: > Ja, das ist möglich. Er fragte wie, nicht ob! In den Außenlagen mittels tRestrict/bRestrict, in Innenlagen mittels komplexerer Polygone als nur ein Rechteck oder mit fiesen Tricks.
Danke, ich habe mir folgende Lösung überlegt um in den Zwischenlagen eine Isolation zu erreichen: - um Vias habe ich mittels CIRCLE den notwendigen Isolationsabstand erreicht - um größere Bereiche wurde mittels WIRE eine Rahmen geschaffen nach Rechere im Netz werden diese Methoden auch von Cadsoft empfohlen Trotzdem Danke an "Zottel Thier"
Vias geht auch mittels Isolate-Parameter des Polygons, allerdings rät Cadsoft seit neuestem davon ab. Alternativ die neuen (seit 5.0) Netzklassen benutzen. Das mit dem Wire meine ich mit "fiesen Tricks", gibts noch mehr, wenn die Wires als Strichstärke (Width) 0 haben gibts normalerweise auch keine Probleme beim LP-Hersteller. Manche empfinden solches Arbeiten aber als 'unsauber'. Das mit dem Circle um oder in den Vias geht auch gut, wenn man mal eine Massevia nicht in der Innenlage mit Masse verbinden will, sondern irgendwo anders. Das gibt leider DRC-Fehler, aber die kann man ja billigen.
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.