Unbegreifliche Fehlermeldung

[Kai (Gast)]

Hallo

Wenn ich mein Prijekt durch die Syntehese jage kommt diese 
Fehlermeldung:

Info: Found 1 instances of uninferred RAM logic
  Info: RAM logic "OSD:inst5|Word" is uninferred due to asynchronous 
read logic
Warning: Width of data items in "Testbild.ram0_OSD_149ef.hdl.mif" is 
greater than the memory width. Truncating data items to fit in memory.
Critical Warning: Memory depth (512) in the design file differs from 
memory depth (16) in the Memory Initialization File 
"Testbild.ram0_OSD_149ef.hdl.mif" -- setting initial value for remaining 
addresses to 0

Das passiert aber nur wenn ich statt

Val1 := Sub_Matrix(Top_Matrix(0)(tb_x))(sm_y)(sm_x);

dass hier mache

Val1 := Sub_Matrix(Top_Matrix(tm_y)(tm_x))(sm_y)(sm_x);

Auf einem Cyclon III klappt das letztere ohne Probleme...aber auf dem, 
Stratix III gehts nicht.

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Kai schrieb:
> Memory depth (512) in the design file differs from
> memory depth (16) in the Memory Initialization File
Ich kenne mich zwar mit altera nicht so aus...

> Auf einem Cyclon III klappt das letztere ohne Probleme...
> aber auf dem Stratix III gehts nicht.
Aber könnte da evtl. beim Speicher (Größe, Organisation) ein Unterschied 
zwischen den beiden FPGAs sein...

[Kai (Gast)]

da muss ich nochmal genau schauen...aber der Stratix III ist eigentlich 
größer in Bezug auf Logik und Speicher.

Das komische ist auch, dass der FPGA trotz der Fehlermeldung manchmal 
arbeitet nur dann eben die Werte für tb_y total verhaut und wahllos 
Werte aus der Matrix zieht.

Wenn ich mir nur eine bestimmte Zeile aus der Top_Matrix hole dann geht 
das super...aber wehe dem ich will 2 oder mehr...

Ich weiß auch nicht woher der die 512 nimmt. Die Sub_matrix ist 16 x 16. 
Also 16 integer Werte in einer Zeile udn 16 mal unter einander.

Die Top_Matrix ist 20 x 16. Auch alles Integer. Er soll in die 
Top_Matrix gehen den Wert nehmen. Dieser Wert ergibt sich aus der 
Sub_Matrix.

Da komm ich aber höchstes bei der Sub_Matrix auf 256 bei 16 x 16. Und 
bei der Top_Matrix auf 320 bei 20 x 16. Also keine Ahnung wie der auf 
512 kommt.

[Duke Scarring (Gast)]

Kai schrieb:
> Das komische ist auch, dass der FPGA trotz der Fehlermeldung manchmal
> arbeitet nur dann eben die Werte für tb_y total verhaut und wahllos
> Werte aus der Matrix zieht.
Wie stellst Du das fest? Hast Du eine Testbench + Simulation dazu?

Duke

[Kai (Gast)]

Ich sehe es an den Werten die er ausgibt. :)

[Kai (Gast)]

Also das ist jetzt voll komisch.

Wenn ich mein altes Projekt (was ja ohne Probleme geht) für den Cyclon 
III mit Quartus 9.2 webedition synthetisiere klappt alles ohne Probleme. 
Wenn ich es jedoch mit Quartus 10.1 Vollversion mache kommt auch hier 
diese Speicherfehlermeldung.

Ich würde jetzt mal schlußfolgern das die 10.1 Version spinnt.

[Kai (Gast)]

....so wie schon vermutet stimmt irgendwas nicht im Quatus 10.1. Ich 
gehe mal davon aus, dass eine Einstellung nicht passt in Bezug auf 
Speicheroptimierung oder Anpassung....mit 9.1 Vollversion macht er alles 
ohne Probleme...