Quartus vs Synplify - Signal in mehreren Prozessen

[Matthias (Gast)]

Hallo,

vielleicht weiß jemand das: Ich habe Code, der Prozesse in einen for ... 
generate gepackt hat. Die meisten Signale, die verwendet werden, sind 
als Arrays deklariert und werden mittels des Iterators aus for separat 
angesprochen. Aber es gibt ein paar, die Einzelsignale sind und die 
daher aus allen replizierten Prozessen getrieben werden. Quartus 
stolpert darüber und will es nicht synthetisieren aber angeblich kann 
Synplify das synthetisieren.

Ich möchte das jetzt ersetzen, um den Code mit Quartus synthetisieren zu 
können, aber die Frage ist, wie Synplify das behandelt. Ich vermute, 
dass es die Signale ver-ODERt, aber gibt es jemand, der das weiß (oder 
weiß, in welcher Dokumentation das stehen könnte)?

lg
Matthias

[Jan M. (mueschel)]

Hallo Matthias,
was genau möchtest du tun? Von einem Array verschiedene Teile aus 
verschiedenen Prozessen treiben? Das sollte gehen, die Software muss nur 
intelligent genug sein das zu erkennen.

Oder willst du dieselben Bits aus verschiedenen Prozessen treiben? Das 
kann Synplify auch nicht. Nur in Verilog gibt es anscheinend ein 
entsprechendes Konstrukt das das abbilden kann.

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Jan M. schrieb:
> Von einem Array verschiedene Teile aus verschiedenen Prozessen treiben?
> Das sollte gehen, die Software muss nur intelligent genug sein
> das zu erkennen.
Hier habe ich die Sache mal mit einzelnen Bits eines Vektors untersucht:
Beitrag "verschiedene Teile von std_Ulogic_vector aus mehreren Processen zuweisen"

Jan M. schrieb:
> Oder willst du dieselben Bits aus verschiedenen Prozessen treiben? Das
> kann Synplify auch nicht.
Das kann die Hardware nicht. Und deshalb macht Synplify es nicht.
> Nur in Verilog gibt es anscheinend ein
> entsprechendes Konstrukt das das abbilden kann.
Das Wired-Or?
Blöd nur, dass die Hardware das trotzdem nicht kann, und deshalb das 
Ganze (wenn möglich) einfach in traditionelle Logik oder einen 
Multiplexer umgewandelt wird.