Kann die Synthese bei der Realiserung von ROM-Tabellen optimieren? Diese werden, meine ich, durch look up tables realisiert, genau so, wie es für Multiplexer der Fall ist. Wenn ich z.B. so etwas schreibe, wie: Rom(1)="100100101" Rom(2)="010100101" Rom(3)="001100101" Rom(n)="000011101" wird dann jeweils ein 8 Bit-Platz verwendet, oder kann es zusammengefasst werden, wie bei Multiplexern, wenn ich schreibe: CASE X When 1 -> Y <= "100100101" When 2 -> Y <= "010100101" When 3 -> Y <= "100100101" wobei er ja ientisches zusammenfasst. ?
er kann beides optimieren, wobei er auch feststellen kann das er es in einem BlockRAM implementiert, da optimiert er nicht, aber das kann man ja einstellen ob er es als BlockRAM implementieren darf oder nicht
Wenn er solche Multiplexer restrukturiert, dann führt das zu sehr langsamen Architekturen, die wieder FFs brauchen, um schneller zu werden. . RAM ist meistens schneller
Habe etwas rumprobiert. Xilinx erkennt regelmäßig ein RAM/ROM. Martin K. schrieb: > dann führt das zu sehr > langsamen Architekturen, die wieder FFs brauchen, Das habe ich so noch nicht gesehen.
Was sonst? Max K. schrieb: Manfred K. schrieb: Manuel K. schrieb: Maier K. schrieb: Müller K. schrieb: Oder gar das hier: M. Klaus schrieb: M. Kurt schrieb: M. Kessler schrieb: M. Kuhnke schrieb: Cool, wie die Forensoftware die Links berechnet... ;-)
Ich muss mich korrigieren: Xilinx erkennt nicht immer, dass es ein ROM ist :-(
E. M. schrieb: > Xilinx erkennt nicht immer, dass es ein ROM > ist Welche Version? Welcher Baustein? Welcher Parser? Meine Beobachtung ist: case-ROM und Spartan3 (und alter Parser) klappt nicht, aber case-ROM und Spartan6 (=new parser) klappt. Duke
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.