Hallo, Kennt jemand von euch ein paar gute Quellen, bei denen erklärt wird, was die HDL synthesetools im detal eigentlich machen? mfg
Die kommerziellen Tools dürften ein Firmengeheimnis sein, such mal nach open source Software für Verilog oder VHDL so auf die Schnelle gefunden: http://iverilog.icarus.com/ "free implementation of Verilog" http://ghdl.free.fr/ "open-source simulator for the VHDL language" http://gtkwave.sourceforge.net/ "GTK+ based wave viewer for ... Verilog VCD/EVCD files" http://www.asic-world.com/verilog/verilinks.html Linksammlung usw.
Ich denke, ein genaues Studium der (verbous) Ausgabe des Synthies bringt auch schon einige Erkenntnisse. Mit ein bisschen Spielen kann man da wohl eine Idee davon kriegen, hinter welchen Patterns er FlipFlops erkennt etc.
rennreh schrieb: > Hallo, > > Kennt jemand von euch ein paar gute Quellen, bei denen erklärt wird, was > die HDL synthesetools im detal eigentlich machen? > > mfg Synthese? Tja, die macht eigentlich nur Boolsche Gleichungen aus deinem Input (VHDL, Verilog, ...). Also aus einem 'if' ... 'else' wird ein 2:1 Multiplexer (2xAND gehen auf ein OR). Und die Tools versuchen, das so weit wie moeglich zu optimieren, also Redundanzen rauszufiltern. Spaeter kommt dann das Mapping auf die Zieltechnologie (FPGAs mit SRAM-LUT oder halt auch eine ASIC Library mit Primitives wie NAND, XOR, ... und Macros wie z.B. RAM, CAM, ...) und dann muss der Schrott auch noch plaziert werden (Timing!). Bessere (ASIC) Tools koennen dann in jedem Schritt auch noch lokale Logik-Optimierung machen, Buffer einfuegen wg. Fan-Out, usw...
Wenn du tiefer in die Vorgehensweise und Algorithmen der Hardwaresynthese einsteigen willst, gibt es auch dazu eine Menge Literatur. Empfehlenswert ist zum Einstieg z.B.: G. DeMicheli: Synthesis and Optimization of Digital Circuits McGraw-Hill Higher Education 1994 ISBN: 0070163332 -- Michael
auch mal kurz zum einlesen: http://web.cecs.pdx.edu/~greenwd/asic_primer1.pdf Leider sind die IBM Journal of Research&Development Sachen nicht mehr einfach so zugaenglich... Neben so schoenen Sachen wie Booledozer fuer Synthese gibt's da auch noch sowas wie EinsTimer fuer Timing-Analyse. Bei IBM gab es meines Wissens auch mal ein Placement-Programm namens Lokus (oder Locus?). Scheinen echt kreativ bei der Namenswahl zu sein...
Ich interessiere mich auch schon seit einiger Zeit fuer das Thema, vor allem dafuer warum es denn keine Tools gibt die open source sind? Gehe ich recht in der Annahme dass fuer die FPGAs zu wenig Informationen existieren als dass man den gesamten "Designflow" nachimplementieren koennte?
Arne Z. schrieb: > Gehe ich recht in der Annahme dass fuer die FPGAs zu wenig Informationen > existieren als dass man den gesamten "Designflow" nachimplementieren > koennte? Richtig. Selbst spezielle Synthesetools (wie Synplify) können "nur" den ersten Schritt. Alles, was danach kommt (Map, Place&Route...) braucht sehr viel Wissen um die Interna und die Struktur eines FPGAs.
rennreh schrieb: > Hallo, > > Kennt jemand von euch ein paar gute Quellen, bei denen erklärt wird, was > die HDL synthesetools im detal eigentlich machen? > > mfg 3-446-21288-4 hat ein längeres Kapitel über Synthese/Mapping, ältere Bücher über digitale Schaltungstechnik wie 9783341011980 haben in der Regel ein Kapitel über den Entwurf digitaler Steuerungen. Nach den dort genannten Verfahren basteln heute noch Synthesetools FSM zusammen. Detaillösungen und spezielle Optimierungen werden oft in den IEEE Transactions veröffentlicht, z.B. Optimierung RAM-Blöcke in http://www.ecs.umass.edu/ece/tessier/tcad-rampower.pdf MfG
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.