Forum: FPGA, VHDL & Co. Xilinx ISE TCL Script: Problem mit IP-Cores


von Christian R. (supachris)


Lesenswert?

Hallo,

ich hab hier ein komisches Problem. Wenn ich ein Projekt, welches 
IP-Cores hat (liegen im Arbeitsverzeichnis im Unterordner ipcore_dir), 
mittels des automatisch generierten TCL Scrips über die xtclsh bauen 
will, funktioniert die Geschichte nicht. XST sythetisiert nur die IP 
Cores und sonst nix, Map bricht dann natürlich ab. Was kann man denn da 
tun? Bei Projekten ohne IP-Cores funktioniert es problemlos. Xilinx ISE 
ist die aktuelle 13.2 unter Windows 7 x64. Hat jemand einen Tipp, was da 
schief laufen könnte?

von Duke Scarring (Gast)


Lesenswert?

Christian R. schrieb:
> XST sythetisiert nur die IP
> Cores und sonst nix, Map bricht dann natürlich ab.
Hast Du alles in einem Projekt?
Kannst Du evtl. die Synthese aufteilen?

Ich generiere bei mir die Cores nur bei Bedarf und binde im eigentlichen 
Projekt die fertigen Netzlisten ein.

Duke

von Christian R. (supachris)


Lesenswert?

Die sind ja als fertige Netzliste. Die Cores sind als .xco Files im 
Projekt. Aber das Script macht dort irgendwas verkehrt. Ich hatte dann 
keinen Nerv mehr, hab jetzt das Build Script wieder auf batch. Ist zwar 
nicht ganz so komfortabel, aber naja.

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.