Build von ISE 12.1 läuft nicht durch für CPLD Design

[Markus H. (dasrotemopped)]

Hallo zusammen,

nach dem ich auf meinem selbst entworfenen Board so weit alles zum 
Laufen gebracht habe und nun den CPLD programmieren will läuft der Build 
Prozess vom ISE 12.1 mit Fehlermeldungen für jeden Pin nicht durch. Ich 
habe mich genau an die Beispieldesigns von Altium  ( NanoBoard3000 ) 
gehalten und kann keine Konfigurationsunterschiede feststellen ( ausser 
das meins wesendlich einfacher ist natürlich ). Da Compile und 
Synthesize durchlaufen scheind die Konfiguration ja nicht ganz falsch zu 
sein. Ich vermute, das im Constraint File etwas fehlt, habe aber keine 
Ahnung wo ich jetzt ansetzen muss. Hat hier jemand einen heissen Tip für 
mich ? Im Screenshot sind die Details zu sehen.

Gruß,

dasrotemopped.

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Markus Horbach schrieb:
> Ich vermute, das im Constraint File etwas fehlt, habe aber keine
> Ahnung wo ich jetzt ansetzen muss.
Was steht im angemeckerten Constraints-File CLPD_Extender.ucf?

[Markus H. (dasrotemopped)]

hier ist die Datei.

Gruß,

dasrotemopped

[Markus H. (dasrotemopped)]

Habe festgestellt, das andere Designs nur Großbuchstaben verwenden als 
Pinnamen und habe meine Einstellungen entsprechend geändert. Hat keinen 
Unterschied gemacht. Die Fehler bleiben unverändert bestehen.

Gruß,

dasrotemopped.

[Christian R. (supachris)]

Wenn es kein BGA ist, müssen die Pins im Xilinx UCF "Pxx" heißen. Nicht 
einfach nur die Nummer.

[Markus H. (dasrotemopped)]

Hurra, ein P vor die Pinnummern im Constraint File und alle Stufen 
laufen durch und der CPLD arbeitet wie erwartet.
Hatte als Beispielprojekte natürlich nur die dicken FPGAs mit BGA 
Pinnummern. Danke für die Hilfe !

Gruß,

dasrotemopped